[发明专利]制造半导体器件的方法和半导体器件

说明书

本申请的实施例提供了一种半导体器件及其制造方法。在制造半导体器件的方法中，在衬底上方形成栅极介电层；在栅极介电层上方形成牺牲层；图案化牺牲层以形成牺牲栅电极；通过部分地蚀刻牺牲栅电极在牺牲栅电极中形成多个开口；利用与牺牲栅电极的材料不同的填充材料填充多个开口；去除牺牲栅电极以形成栅极空间，从而在栅极空间中留下多个柱或壁；以及利用一种或多种导电材料填充栅极空间，从而形成金属栅电极。

技术领域

本申请的实施例涉及制造半导体器件的方法和半导体器件。

背景技术

随着半导体工业发展到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战导致了三维设计的发展，诸如鳍式场效应晶体管(Fin FET)和使用具有高k(介电常数)材料的金属栅极结构。金属栅极结构通常通过采用栅极替换技术制造，并且源极和漏极采用外延生长方法形成。在制造操作中，一种或多种平坦化操作(诸如化学机械抛光(CMP)工艺)用于平坦化由下层结构引起的介电层或导电层的形貌。

发明内容

根据本发明的实施例的一个方面，提供了一种制造半导体器件的方法，包括：在衬底上方形成栅极介电层；在栅极介电层上方形成牺牲层；图案化牺牲层以形成牺牲栅电极；通过部分地蚀刻牺牲栅电极在牺牲栅电极中形成多个开口；利用与牺牲栅电极的材料不同的填充材料填充多个开口；去除牺牲栅电极以形成栅极空间，从而在栅极空间中留下多个柱或壁；以及利用一种或多种导电材料填充栅极空间，从而形成金属栅电极。

根据本发明的实施例的另一个方面，提供了一种制造半导体器件的方法，包括：在衬底上方形成栅极介电层；在栅极介电层上方形成牺牲层；图案化牺牲层以形成牺牲栅电极；在牺牲栅电极的侧壁上形成侧壁间隔件；在侧壁间隔件上方形成层间介电层；图案化牺牲栅电极，从而在栅极空间中形成多个柱或壁；在栅极空间中和层间介电层上方形成一个或多个导电层；以及对一个或多个导电层执行化学机械抛光，从而形成金属栅电极。

根据本发明的实施例的又一个方面，提供了一种半导体器件，包括：衬底，包括沟道区、源极区和漏极区；栅极介电层，设置在沟道区上方；栅电极，设置在栅极介电层上方，其中：栅电极包括导电体和多个柱或壁，多个柱或壁由与导电体不同的材料制成并且在平面图中由导电体包围。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A、图1B、图1C和图1D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图2A、图2B、图2C和图2D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图3A、图3B、图3C和图3D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图4A、图4B、图4C和图4D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图5A、图5B、图5C和图5D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图6A、图6B、图6C和图6D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图7A、图7B、图7C和图7D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图8A、图8B、图8C和图8D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。

图9A、图9B、图9C和图9D示出了根据本公开实施例的半导体器件的顺序制造工艺中的一个的各种视图。