[发明专利]堆叠三维异质存储器件及其形成方法

说明书

公开了三维(3D)存储器件及其制造方法的实施例。例如，3D存储器件包括：SRAM单元和包括第一键合触点的第一键合层。3D存储器件还包括第二半导体结构，所述第二半导体结构包括：包括DRAM单元的多个DRAM堆叠体和包括第二键合触点的第二键合层。3D存储器件还包括第三半导体结构，所述第三半导体结构包括：NAND存储单元、包括第三键合触点的第三键合层、和包括第四键合触点的第四键合层。第三键合层和第四键合层处于NAND存储单元的两侧。半导体器件还包括在第一键合层和第三键合层之间的第一键合界面。第一键合触点在第一键合界面处与第三键合触点相接触。3D存储器件还包括在第二键合层和第四键合层之间的第二键合界面。第二键合触点在第二键合界面处与第四键合触点相接触。

本申请是申请日为2019年11月5日，申请号为201980002601.7、名称为“堆叠三维异质存储器件及其形成方法”的发明专利申请的分案申请。

相关申请的交叉引用

本申请要求2019年4月15日提交的、名称为“INTEGRATION OF THREE-DIMENSIONALNAND MEMORY DEVICES WITH MULTIPLE FUNCTIONAL CHIPS”的国际申请No.PCT/CN2019/082607的优先权权益，通过引用将该申请的完整内容并入本文。

技术领域

本公开内容的实施例涉及三维(3D)存储器件及其制造方法。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩小到了更小的尺寸。但是，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得更加困难和昂贵。作为结果，针对平面存储单元的存储密度接近上限。

3D存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制去往和来自存储阵列的信号的外围器件。

发明内容

本文公开了3D存储器件及其制造方法的实施例。

在一个示例中，一种3D存储器件包括第一半导体结构，所述第一半导体结构包括：NAND存储单元的阵列和包括多个第一键合触点的第一键合层。3D存储器件还包括第二半导体结构，所述第二半导体结构包括：DRAM单元的阵列和包括多个第二键合触点的第二键合层。3D存储器件还包括第三半导体结构，所述第三半导体结构包括：静态随机存取存储器(SRAM)单元的阵列、包括多个第三键合触点的第三键合层、和包括多个第四键合触点的第四键合层。第三键合层和第四键合层处于SRAM单元的阵列的两侧。3D存储器件还包括处于第一键合层和第三键合层之间的第一键合界面。第一键合触点在第一键合界面处与第三键合触点相接触。3D存储器件还包括处于第二键合层和第四键合层之间的第二键合界面。第二键合触点在第二键合界面处与第四键合触点相接触。

在另一示例中，一种3D存储器件包括第一半导体结构，所述第一半导体结构包括：SRAM单元的阵列和包括多个第一键合触点的第一键合层。3D存储器件还包括第二半导体结构，所述第二半导体结构包括：DRAM单元的阵列和包括多个第二键合触点的第二键合层。3D存储器件还包括第三半导体结构，所述第三半导体结构包括：NAND存储单元的阵列、包括多个第三键合触点的第三键合层、和包括多个第四键合触点的第四键合层。第三键合层和第四键合层处于NAND存储单元的阵列的两侧。3D存储器件还包括处于第一键合层和第三键合层之间的第一键合界面。第一键合触点在第一键合界面处与第三键合触点相接触。3D存储器件还包括处于第二键合层和第四键合层之间的第二键合界面。第二键合触点在第二键合界面处与第四键合触点相接触。