[发明专利]三维存储器及其制备方法、存储系统、电子设备

权利要求书

1.一种三维存储器，其特征在于，包括：

导电层，包括相互间隔的第一半导体层和第二半导体层；

叠层结构，位于所述第一半导体层上，包括交替叠置的栅极层和绝缘层；以及

沟道结构，包括沟道层，所述沟道层沿堆叠方向贯穿所述叠层结构和所述第一半导体层、并伸至所述第二半导体层中，

其中，所述第一半导体层和所述第二半导体层分别与所述沟道层连接；以及

所述第一半导体层包含第一导电类型的杂质，所述第二半导体层包含与所述第一导电类型相反的第二导电类型的杂质。

2.根据权利要求1所述的三维存储器，其中，

所述第一半导体层连接有第一引出端，所述第二半导体层连接有第二引出端；以及

所述第一引出端和所述第二引出端分别与源极线连接，所述源极线的输入端与所述三维存储器的外围电路连接。

3.根据权利要求2所述的三维存储器，其中，

所述三维存储器还包括阵列互连层，所述阵列互连层位于所述叠层结构背向所述第一半导体层的一侧；以及

所述源极线位于所述阵列互连层，所述第一引出端和所述第二引出端分别伸至所述阵列互连层、并与所述源极线连接。

4.根据权利要求1所述的三维存储器，其中，

所述第一半导体层连接有第一引出端，所述第二半导体层连接有第二引出端；以及

所述第一引出端和所述第二引出端分别与所述三维存储器的外围电路连接。

5.根据权利要求4所述的三维存储器，其中，

所述三维存储器还包括外围电路芯片，所述外围电路芯片包括外围互连层和所述外围电路，所述外围互连层包括源线信号输出端，所述第一引出端和所述第二引出端分别与所述源线信号输出端连接。

6.根据权利要求2-5任一所述的三维存储器，其中，

所述三维存储器还包括栅线间隙结构，所述栅线间隙结构沿所述堆叠方向贯穿所述叠层结构，并伸至所述第一半导体层，所述栅线间隙结构包括填充导电层和间隙阻隔层，所述间隙阻隔层位于所述填充导电层与所述叠层结构之间，

其中，所述填充导电层伸至所述第一半导体层的一侧与所述第一半导体层连接；所述填充导电层背向所述第一半导体层的一侧与所述第一引出端连接。

7.根据权利要求2-5任一所述的三维存储器，其中，

所述三维存储器还包括沿所述堆叠方向贯穿所述叠层结构的连接结构，所述连接结构的一端与所述第二半导体层连接，所述连接结构的另一端与所述第二引出端连接。

8.根据权利要求1所述的三维存储器，其中，

所述沟道层为非掺杂的半导体材料层；或者

所述沟道层为包含所述第一导电类型或所述第二导电类型的杂质的半导体材料层，

其中，所述沟道层的杂质掺杂浓度小于所述第一半导体层的杂质掺杂浓度；以及

所述沟道层的杂质掺杂浓度小于所述第二半导体层的杂质掺杂浓度。

9.根据权利要求8所述的三维存储器，其中，

所述第一半导体层的杂质掺杂浓度为10¹⁵～10¹⁷cm^-3；

所述第二半导体层的杂质掺杂浓度为10¹⁵～10¹⁷cm^-3；以及

所述沟道层的杂质掺杂浓度小于或等于10¹³cm^-3。

10.根据权利要求6所述的三维存储器，其中，

所述第一半导体层的杂质掺杂浓度为10¹⁵～10¹⁷cm^-3；以及

所述填充导电层的材料为半导体材料，所述填充导电层包含所述第一导电类型的杂质，所述填充导电层的杂质掺杂浓度为10¹⁵～10¹⁷cm^-3。