[发明专利]一种DDR电阻配置电路、连接控制方法及电子设备在审
| 申请号： | 202210454063.9 | 申请日： | 2022-04-24 |
| 公开（公告）号： | CN114756497A | 公开（公告）日： | 2022-07-15 |
| 发明（设计）人： | 杨超;曾许英 | 申请（专利权）人： | 湖南国科微电子股份有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京超凡宏宇专利代理事务所(特殊普通合伙) 11463 | 代理人： | 贾耀斌 |
| 地址： | 410131 湖南省长沙市*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 ddr 电阻 配置 电路 连接 控制 方法 电子设备 | ||
1.一种DDR电阻配置电路，其特征在于，所述DDR电阻配置电路包括上拉电阻模块、下拉电阻模块和控制模块；
所述上拉电阻模块和所述下拉电阻模块均包括至少两个并联的电阻单元，所述电阻单元包括近似电阻，且至少两个并联的电阻单元中的近似电阻的电阻值不同；
所述控制模块用于控制所述上拉电阻模块和/或所述下拉电阻模块的连接状态。
2.根据权利要求1所述的DDR电阻配置电路，其特征在于，所述上拉电阻模块和所述下拉电阻模块中的所述电阻单元的电阻值关系为二进制权重比例关系。
3.根据权利要求2所述的DDR电阻配置电路，其特征在于，至少两个并联的所述电阻单元中包括一个标准阻值单元，根据所述标准阻值单元以二进制权重递增或递减的方式确定除所述标准阻值单元外的其他电阻单元的等效电阻值。
4.根据权利要求1所述的DDR电阻配置电路，其特征在于，所述控制模块包括第一驱动控制单元和第二驱动控制单元；
所述第一驱动控制单元连接所述上拉电阻模块；
所述第二驱动控制单元连接所述下拉电阻模块；
所述第一驱动控制单元和/或所述第二驱动控制单元用于控制所述上拉电阻模块和/或所述下拉电阻模块的连接状态。
5.根据权利要求4所述的DDR电阻配置电路，其特征在于，所述第一驱动控制单元和/或所述第二驱动控制单元输出二进制控制信号以控制所述上拉电阻模块和/或所述下拉电阻模块的连接状态。
6.根据权利要求5所述的DDR电阻配置电路，其特征在于，所述控制模块还包括第一精度控制单元和第二精度控制单元，所述第一精度控制单元和所述第二精度控制单元用于调整所述上拉电阻模块和/或所述下拉电阻模块的等效电阻值，其中，
所述第一精度控制单元连接所述上拉电阻模块的一端，所述第二精度控制单元连接所述下拉电阻模块的一端。
7.根据权利要求1所述的DDR电阻配置电路，其特征在于，所述上拉电阻模块和所述下拉电阻模块中的各电阻单元均包括N个受控电阻。
8.根据权利要求7所述的DDR电阻配置电路，其特征在于，所述受控电阻为MOS管。
9.一种DDR电阻配置电路的连接控制方法，其特征在于，用于控制权利要求1至8中任一项所述的DDR电阻配置电路的连接，所述方法包括：
获取目标电阻值；
根据所述目标电阻值确定对应所述上拉电阻模块的第一目标二进制码和对应所述下拉电阻模块的第二目标二进制码；
按所述第一目标二进制码控制所述上拉电阻模块中的第一目标电阻单元接入电路，并按所述第二目标二进制码控制所述下拉电阻模块中的第二目标电阻单元接入电路；
其中，所述第一目标电阻单元为所述上拉电阻模块中的至少一个电阻单元，所述第二目标电阻单元为所述下拉电阻模块中的至少一个电阻单元。
10.一种电子设备，其特征在于，包括权利要求1至8中任一项所述的DDR电阻配置电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南国科微电子股份有限公司，未经湖南国科微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210454063.9/1.html，转载请声明来源钻瓜专利网。
