[发明专利]基于USB接口的高速芯片实现数据加解密及读取的方法

权利要求书

1.一种高速数据加解密方法，其特征在于，采用基于USB接口的高速数据加解密芯片实现，所述基于USB接口的高速数据加解密芯片包括32位RISC安全CPU核、AHB总线以及连接在所述AHB总线上的直接存取模块DMA、存储器管理单元EMMU，密码算法模块和USB通信模块，所述USB通信模块通过UTMI+Level 2接口内置USB Highspeed PHY，实现高速通信模式；所述32位RISC安全CPU核集成COS操作系统，通过AHB总线接口，访问控制寄存器，从而调度各个IP完成特定的工作；提供中断和DMA 服务，实现IP请求的快速响应和数据快速搬运，从USB通信模块中读取USB接口接收到的数据，同时负责应用协议数据单元命令的解析工作；所述存储器管理单元EMMU用于对ROM、RAM、Flash存储器进行保护管理；所述直接存取模块DMA能够加速SOC内不同地址区间的数据搬运过程，具体包括：DMA控制器将USB通信模块接收数据缓冲区内的第一数据传输给密码算法模块，再经过密码算法模块解密或加密后传输给芯片EMMU内部的SRAM控制器的20K字节的加解密数据缓冲区暂时存储下来；USB控制器会使用多个RxFIFO，此时USB通信模块接收第二数据，同时DMA控制器将第二数据直接传输到密码算法模块，经过密码算法模块加密或解密后传输给接芯片内部的SRAM控制器的20KB数据缓冲区中暂时存储；

所述高速数据加解密方法包括以下步骤：

S1，芯片上电后，操作系统COS配置USB串行接口控制器使用“USB Mass Storage”协议进行盘符枚举过程；

S2，USB通信模块下发APDU指令，所述APDU指令经USB数据收发器进入芯片系统，由USB串行接口控制器完成USB通信握手并将APDU指令搬移至USB RxFIFO内存中；

S3，芯片操作系统COS从USB RxFIFO 内存中取得APDU指令，若是加解密数据指令，直接获取USB传输数据块数量，进入步骤S4；若不是加解密数据指令，则处于正常U盘状态；

S4，操作系统COS配置USB串行接口控制器的OUT端点接收寄存器，使USB数据收发器开始接收待加解密数据包，当接收到第一包512B的数据时，解析并根据接收到的APDU指令中的选定目标算法，配置算法协处理器的寄存器及DMA模块寄存器，并对USB下发的待加解密数据启动DMA算法搬移操作；此时屏蔽USB通信模块中断，AHB总线由DMA控制器管理；

S5，DMA控制器从CPU接管对密码算法模块的控制权，操控密码算法模块完成对USBRxFIFO内存中所有待加解密数据的处理，当所述DMA控制器对最后一包待加解密数据进行处理完成时，DMA控制器会产生并进入DMA完成中断服务程序，具体包括；

DMA-Codec从DMA源地址寄存器处读取第一组待加解密数据写入目标算法对应的数据寄存器中，启动算法运算，等待数据运算完成；待运算完成后，DMA-Codec从目标算法对应的数据寄存器中读取计算结果数据，写入到DMA的目标地址寄存器，此时DMA数据长度寄存器减少一组数据的长度，从而完成一组数据的算法操作；此时，USB串行接口控制器同时接收下一包明文数据并写入到USB RxFIFO中，直到USB RxFIFO没有空间了，即停止接收待加解密数据包；当DMA算法功能做完512B数据加密，就释放出512B 的USB RxFIFO空间，芯片USB就自动从USB主机接收下一包的数据并写入到USB RxFIFO中；

S6，所述DMA控制器操作完成中断服务程序时，将13字节的CSW填入到芯片的USBTxFIFO中，USB串行接口控制器将其返回给USB主机，完成当前加解密数据的APDU指令全过程。

2.根据权利要求1所述的高速数据加解密方法，其特征在于，所述芯片还包括定时器、时钟管理模块和电源管理模块。

3.根据权利要求1所述的高速数据加解密方法，其特征在于，所述密码算法模块实现SM1/SM4/SM7/DES/AES/PKU/HASH算法中的至少一个。