[发明专利]基于USB接口的高速芯片实现数据加解密及读取的方法

说明书

本发明提供了基于USB接口的高速芯片实现数据加解密及读取的方法，芯片操作系统将USB接口配置为大容量存储设备，采用USB Mass Storage协议进行传输，使用Bulk‑Only传输和SCSI命令集与主机CPU进行通信。本发明设计COS采用USB免驱设计，具有USB读写高性能，能够快速完成枚举过程，COS支持的APDU指令符合GM/T 0017规范。该芯片具有高速加解密数据的能力，可以应用于视频流加解密系统及嵌入式信息安全等领域。

技术领域

本发明涉及加密芯片技术领域，尤其涉及基于USB接口的高速芯片实现数据加解密及读取的方法。

背景技术

USB作为设备间传输数据的重要接口其加密性能应较高，现有技术中对USB数据加密的方法有多种：有的在安全芯片内部使用软件去加密或者外挂硬件加解密，前者加密算法灵活，但较耗时，固件复杂性较高，后者则会增加硬件成本。传统USB加密卡对称算法代码处理流程是将所有待运算的数据都接收完毕，然后开始对称算法运算，这样处理性能会较低。有的USB加密芯片使用的固件动态切换USB收发FIFO的策略，固件尽量实现流水化处理，实际上加解密的性能也不高。为提高USB加密卡的数据传输速率，有的芯片设计在硬件上采用了一个专用于USB的直接内存存取模块(USB—DMA)，该专用USB—DMA能够提高USB接口的数据传输速率，直接完成Endpoint FIFO与内存之间的数据传输；有的USB加密芯片使用多层AHB总线及AHB—Lite总线来满足多处理器系统高带宽和低延时的要求；这些设计会在硬件设计复杂程度高，芯片面积较大，芯片成本较高，外围电路设计不简单，存在应用推广的小障碍。

发明内容

本发明的目的在于提供一种基于USB接口的高速芯片实现数据加解密及读取的方法，从而解决现有技术中存在的前述问题。

为了实现上述目的，本发明采用的技术方案如下：

一种基于USB接口的高速数据加解密芯片，包括32位RISC安全CPU核、AHB总线以及连接在所述AHB总线上的直接存取模块DMA、存储器管理单元EMMU，密码算法模块和USB通信模块，所述USB通信模块通过UTMI+Level2接口内置USB Highspeed PHY，实现高速通信模式；所述32位RISC安全CPU核集成COS操作系统，通过AHB总线接口，访问控制寄存器，从而调度各个IP完成特定的工作；提供中断和DMA 服务，实现IP请求的快速响应和数据快速搬运，从USB通信模块中读取USB接口接收到的数据，同时负责应用协议数据单元命令的解析工作；所述存储器管理单元EMMU用于对存放ROM、RAM、Flash存储器进行保护管理；所述直接存取模块DMA能够加速SOC内不同地址区间的数据搬运过程，具体包括：DMA控制器将USB通信模块接收数据缓冲区内的第一数据传输给密码算法模块，再经过密码算法模块解密或加密后传输给芯片EMMU内部的SRAM控制器的20K字节的加解密数据缓冲区暂时存储下来；因为USB控制器会使用多个RxFIFO，此时USB通信模块能够接收到第二数据，同时DMA控制器将第二数据直接传输到密码算法模块，经过数据加解密模块加密或解密后传输给接芯片内部的SRAM控制器的20KB数据缓冲区中暂时存储下。

优选的，所述芯片还包括定时器、时钟管理模块和电源管理模块。

优选的，所述密码算法模块实现SM1/SM4/SM7/DES/AES/PKU/HASH算法中的至少一个。

优选的，所述USB通信模块包括USB串行接口控制器和USB数据收发器，所述USB 串行接口控制器设置有8k FIFO RAM,所述USB串行接口控制器与AHB总线接口完成数据的高速并行传输过程，所述USB数据收发器采用Bulk-Only传输协议接收和发送待加解密数据包以及指令数据。

本发明的另一个目的是提供一种高速数据加解密方法，基于所述的基于USB接口的高速数据加解密芯片，包括以下步骤：

S1，芯片上电后，操作系统COS配置USB串行接口控制器使用“USB Mass Storage”协议进行盘符枚举过程；