[发明专利]一种用于熔丝修调的低压保护烧写电路

权利要求书

1.一种用于熔丝修调的低压保护烧写电路，其特征在于，包括偏置电路和主电路，所述偏置电路用于为主电路提供偏置电压，所述偏置电路包括三极管Q1、第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第一电阻R1、第二电阻R2、第三电阻R3，所述主电路包括MOS管一M1’、MOS管二M2’、MOS管三M3’、MOS管四M4’、压敏电阻fuse和电平移位器；

其中，所述主电路中的MOS管二M2’、MOS管三M3’、压敏电阻fuse以及所述偏置电路中的第四MOS管M4、第七MOS管M7、第三电阻R3组成比较器，所述比较器用于通过比较压敏电阻fuse和第三电阻R3的阻值大小判断输出点的输出电平。

2.根据权利要求1所述的一种用于熔丝修调的低压保护烧写电路，其特征在于，所述偏置电路中第一电阻R1的一端与工作电压FVDD相连，另一端分别与三极管Q1的集电极和第一MOS管M1的栅极相连，三极管Q1的发射极接地GND，三极管Q1的基极与第一MOS管M1的源极和第二电阻R2相连，第二电阻R2的另一端接地GND，第一MOS管M1的漏极和第二MOS管M2的漏极相连，第二MOS管M2的源极接工作电压FVDD，第二MOS管的栅极和第三MOS管M3的栅极相连，第三MOS管M3的源级接工作电压FVDD，第三MOS管M3的漏极接第四MOS管M4的漏极，第四MOS管M4的源级接地GND，第四MOS管M4的栅极和第五MOS管M5的栅极相接用于输出偏置电压VB2，第五MOS管M5的源级接地GND，第五MOS管M5的漏极和第七MOS管M7的漏极相连，第七MOS管M7的源极和第三电阻R3相连，第三电阻R3的另一端接工作电压FVDD，第七MOS管M7的栅极用于输出偏置电压VB1，第八MOS管M8的源极接第七MOS管M7的栅极，第八MOS管M8的漏极接工作电压FVDD，第八MOS管M8的栅极用于输出偏置电压VB3，偏置电压VB3通过反相器接第六MOS管M6的栅极，第六MOS管M6的漏极接偏置电压VB2。

3.根据权利要求2所述的一种用于熔丝修调的低压保护烧写电路，其特征在于，所述第二MOS管M2的漏极和栅极相连，第四MOS管M4的漏极和栅极相连，所述第七MOS管M7的漏极和栅极相连。

4.根据权利要求2所述的一种用于熔丝修调的低压保护烧写电路，其特征在于，所述偏置电路中的第七MOS管M7输出的偏置电压VB1用于给所述主电路中的MOS管三M3’提供偏置；

所述偏置电路中的第五MOS管M5输出的偏置电压VB2用于给所述主电路中的MOS管二M2’提供偏置；

所述偏置电路中的第八MOS管M8输出的偏置电压VB3用于给所述主电路中的MOS管四M4’提供偏置。

5.根据权利要求1所述的一种用于熔丝修调的低压保护烧写电路，其特征在于，所述主电路还包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5以及第一逻辑门NAND1、第二逻辑门NAND2、第三逻辑门NAND3、第四逻辑门NAND4；

其中，压敏电阻fuse的一端接工作电压FVDD，另一端接MOS管一M1’的漏极和MOS管三M3’的源极，MOS管二M2’的漏极和MOS管三M3’的漏极相连，MOS管二M2’的源极接地GND，MOS管四M4’的漏极接MOS管二M2’的漏极，MOS管四M4’的源极接工作电压FVDD，MOS管二M2’和MOS管三M3’的漏极通过电平移位器接有第一反相器INV1，第一反相器INV1接入第一逻辑门NAND1的输入端，第二反相器INV2接入第一逻辑门NAND1的输入端，第一逻辑门NAND1和第二逻辑门NAND2的输出端接第三逻辑门NAND3和第四逻辑门NAND4的输入端，第四逻辑门NAND4的输出端通过依次连接的第三反相器INV3、第四反相器INV4和第五反相器INV5接入MOS管一M1’的栅极，MOS管一M1’的源极接地GND。