[发明专利]一种用于熔丝修调的低压保护烧写电路

说明书

本发明提供一种用于熔丝修调的低压保护烧写电路，误烧写概率低，可靠性高，易修调，低功耗，操作简单。包括偏置电路和主电路，偏置电路用于为主电路提供偏置电压，偏置电路包括三极管Q1、8个MOS管M1‑M8和第一电阻R1、第二电阻R2、第三电阻R3，主电路包括MOS管一M1’、MOS管二M2’、MOS管三M3’、MOS管四M4’、压敏电阻fuse和电平移位器；其中，所述主电路中的MOS管二M2’、MOS管三M3’、压敏电阻fuse以及所述偏置电路中的第四MOS管M4、第七MOS管M7、第三电阻R3组成比较器，所述比较器用于通过比较压敏电阻fuse和第三电阻R3的阻值大小判断输出点的输出电平。

技术领域

本发明涉及集成电路芯片修调技术领域，具体为一种用于熔丝修调的低压保护烧写电路。

背景技术

随着电子技术的飞速发展，高精度的模拟集成电路也得到广泛的应用，熔丝是一种单次可编程(OTP)的非易失存储单元，常用于集成电路的修调，其中高精度放大器等模块通常采用熔丝修调的烧写单元来进行失调电压，电容失配等参数的校准，应用十分广泛。

熔丝修调对电压源(或电流源)的要求较高，因此存在一定的风险和良率的问题，采用的方案、方法不当或因修调技术的问题，熔丝没有被彻底烧断，容易出现修调结果达不到预想的情况。现有技术中，通常采用耐压高的电阻为了可靠的熔烧反熔丝和提供足够的限流以保护其它电路，要求电阻阻值高，故导致电路面积较大，此外要求电阻的耐压远高于反熔丝的熔烧电压，对工艺有一定要求，其工艺兼容性也不够好。因此，传统的烧写单元存在可靠性差、误烧写概率高、功耗大、电路面积大等缺点。

发明内容

为了解决现有技术中存在的问题，本发明提供一种用于熔丝修调的低压保护烧写电路，误烧写概率低，可靠性高，易修调，低功耗，操作简单。

为实现上述目的，本发明提供如下技术方案：

一种用于熔丝修调的低压保护烧写电路，包括偏置电路和主电路，所述偏置电路用于为主电路提供偏置电压，所述偏置电路包括三极管Q1、第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第一电阻R1、第二电阻R2、第三电阻R3，所述主电路包括MOS管一M1’、MOS管二M2’、MOS管三M3’、MOS管四M4’、压敏电阻fuse和电平移位器；

其中，所述主电路中的MOS管二M2’、MOS管三M3’、压敏电阻fuse以及所述偏置电路中的第四MOS管M4、第七MOS管M7、第三电阻R3组成比较器，所述比较器用于通过比较压敏电阻fuse和第三电阻R3的阻值大小判断输出点的输出电平。

优选地，所述偏置电路中第一电阻R1的一端与工作电压FVDD相连，另一端分别与三极管Q1的集电极和第一MOS管M1的栅极相连，三极管Q1的发射极接地GND，三极管Q1的基极与第一MOS管M1的源极和第二电阻R2相连，第二电阻R2的另一端接地GND，第一MOS管M1的漏极和第二MOS管M2的漏极相连，第二MOS管M2的源极接工作电压FVDD，第二MOS管的栅极和第三MOS管M3的栅极相连，第三MOS管M3的源级接工作电压FVDD，第三MOS管M3的漏极接第四MOS管M4的漏极，第四MOS管M4的源级接地GND，第四MOS管M4的栅极和第五MOS管M5的栅极相接用于输出偏置电压VB2，第五MOS管M5的源级接地GND，第五MOS管M5的漏极和第七MOS管M7的漏极相连，第七MOS管M7的源极和第三电阻R3相连，第三电阻R3的另一端接工作电压FVDD，第七MOS管M7的栅极用于输出偏置电压VB1，第八MOS管M8的源极接第七MOS管M7的栅极，第八MOS管M8的漏极接工作电压FVDD，第八MOS管M8的栅极用于输出偏置电压VB3，偏置电压VB3通过反相器接第六MOS管M6的栅极，第六MOS管M6的漏极接偏置电压VB2。

优选地，所述第二MOS管M2的漏极和栅极相连，第四MOS管M4的漏极和栅极相连，所述第七MOS管M7的漏极和栅极相连。