[发明专利]用于封装顶部嵌入式多管芯互连桥的剥离的再分布层制造在审
申请号: | 202210464618.8 | 申请日: | 2020-03-12 |
公开(公告)号: | CN115036289A | 公开(公告)日: | 2022-09-09 |
发明(设计)人: | 史君翰;邱宝文;吴荣发;A.P.阿卢尔;B.马利克 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L25/18 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 徐予红;李啸 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 封装 顶部 嵌入式 管芯 互连 剥离 再分 制造 | ||
1.一种集成电路器件封装,所述集成电路器件封装包括:
介电层中的互连桥,所述互连桥包括迹线,并且所述互连桥具有顶面以及与所述顶面相对的底面、所述顶面和所述底面之间的第一侧面以及所述顶面和所述底面之间的第二侧面;
所述介电层中的第一通孔和第二通孔,所述第一通孔和所述第二通孔在侧面邻近所述互连桥的所述第一侧面;
所述介电层中的第三通孔和第四通孔,所述第三通孔和所述第四通孔在侧面邻近所述互连桥的所述第二侧面;
耦合至所述互连桥的所述顶面的第一集成电路芯片,所述第一集成电路芯片被电耦合至所述第一通孔和所述第二通孔;
具有顶面和底面的第二集成电路芯片,所述第二集成电路芯片的所述底面被耦合至所述互连桥的所述顶面,所述第二集成电路芯片被电耦合至所述第三通孔和所述第四通孔;
耦合至所述第二集成电路芯片的所述顶面的第三集成电路芯片;以及
互连桥下方的多个凸块,所述多个凸块在所述互连桥的所述第一侧面和所述第二侧面的覆盖区内。
2.如权利要求1所述的集成电路器件封装,其中,所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔各自具有至少延伸至所述互连桥的所述底面的最低表面。
3.如权利要求1所述的集成电路器件封装,其中,所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔各自具有在所述互连桥的所述底面的下面延伸的最低表面。
4.如权利要求1所述的集成电路器件封装,其中,所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔各自具有在所述互连桥的最上面的表面之上的最上面的表面。
5.如权利要求1所述的集成电路器件封装,进一步包括:
耦合至所述第二集成电路芯片的所述顶面的第四集成电路芯片。
6.如权利要求3所述的集成电路器件封装,进一步包括:
耦合至所述第二集成电路芯片的所述顶面的第五集成电路芯片。
7.如权利要求6所述的集成电路器件封装,其中,所述第四集成电路芯片在侧面邻近所述第三集成电路芯片,并且所述第五集成电路芯片在侧面邻近所述第四集成电路芯片。
8.如权利要求6所述的集成电路器件封装,其中,所述第三集成电路芯片、所述第四集成电路芯片和所述第五集成电路芯片中的每个被直接附着于所述第二集成电路芯片的所述顶面。
9.如权利要求6所述的集成电路器件封装,其中,所述第二集成电路芯片包括多个通过硅通孔(TSV)在其中。
10.如权利要求1所述的集成电路器件封装,进一步包括:
耦合至所述第一集成电路芯片的顶面的第六集成电路芯片。
11.如权利要求1所述的集成电路器件封装,其中,所述互连桥与所述介电层直接接触,并且其中,所述第一通孔、所述第二通孔、所述第三通孔和所述第四通孔中的每个与所述介电层直接接触。
12.如权利要求1所述的集成电路器件封装,其中,所述第一集成电路芯片通过所述互连桥的多个柱并且通过所述第一集成电路芯片的多个接合焊盘而被附着于所述互连桥的所述顶面。
13.如权利要求1所述的集成电路器件封装,进一步包括:
耦合至所述互连桥的所述底面的散热片。
14.如权利要求13所述的集成电路器件封装,其中,所述散热片通过管芯附着膜而被附着于所述互连桥的所述底面。
15.如权利要求13所述的集成电路器件封装,其中,所述散热片是VSS层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210464618.8/1.html,转载请声明来源钻瓜专利网。