[发明专利]改善TIN金属浮栅存储器结构擦除特性的方法

说明书

本发明提供一种改善TIN金属浮栅存储器结构擦除特性的方法，提供衬底，在衬底上形成形成覆盖刻蚀停止层、层间介质层的氮化硅层及位于氮化硅层上的第四氧化层，之后对第四氧化层进行氮化处理；在第四氧化层上形成擦除栅。本发明采用SIN和热氧化层的膜层结构，降低势垒高度，从而使TIN中电子更容易通过，从而实现改善擦除性能。另外优选的，还可以进一步对热氧化层进行氮化，达到进一步改善擦除性能的目的。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改善TIN金属浮栅存储器结构擦除特性的方法。

背景技术

如图1所示，现有技术中一种超级闪存结构的flash存储器，利用水平电场的写操作和尖端TiN无电压耦合的擦操作，能极大提升擦写效率和降低操作电压。新结构能增大擦除栅对浮栅的嵌套窗口以及更好尖端控制，预期寿命性能更佳。cell面积仅为同代超级闪存的60％，预期成本可以大大降低。

现有技术中，首先依次淀积浮栅隧穿氧化层、TIN层、原子沉积氧化层,然后进行光刻定义非存储区域和存储区域，进行非存储区域全部TIN去除，存储区域顶部和底部TIN的去除，再进行钨淀积以及回刻，之后淀积氧化层后再进行化学机械平坦化研磨，前者都再HK污染等级，随后淀积原子沉积氧化层，再进行边缘清洁，切换至HL污染等级，进行擦除栅高温氧化层淀积，以及随后的控制栅淀积、硬掩膜层淀积、擦除栅淀积、硬掩膜层淀积等工艺。

然而目前现有技术中遇到的一项难题是在进行电性测试时发现擦除电压过高，擦除效率低，急需要改善擦除性能。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善TIN金属浮栅存储器结构擦除特性的方法，用于解决现有技术中浮栅TIN到擦除栅中间的介质层厚度，介质层特性对擦除性能的影响很大，TIN和氧化层间的势垒高，不利于电子穿过的问题。

为实现上述目的及其他相关目的，本发明提供一种改善TIN金属浮栅存储器结构擦除特性的方法，包括：

步骤一、提供衬底，在所述衬底上形成层间介质层、包裹于层间介质层内的隧穿氧化层、形成于所述隧穿氧化层上方且包裹于所述层间介质层内的刻蚀停止层，刻蚀所述层间介质层形成凹槽，形成覆盖所述层间介质层的氮化钛层和位于所述氮化钛层上的第一氧化层；

步骤二、形成覆盖所述第一氧化层的光刻胶，通过光刻定义出存储区域和非存储区域，打开所述非存储区域的所述光刻胶，使得所述非存储区域的所述第一氧化层裸露，之后回刻裸露的所述第一氧化层，使得其下方的所述金属浮栅层裸露，刻蚀去除裸露的所述金属浮栅层，之后去除所述光刻胶；

步骤三、形成覆盖所述存储区域、所述非存储区域的第二氧化层，刻蚀去除所述存储区域中所述凹槽侧壁之外的所述第一、二氧化层和所述氮化钛层，刻蚀去除所述非存储区域中所述凹槽侧壁之外的所述第二氧化层；

步骤四、以导电金属填充部分所述凹槽，回刻所述导电金属，在剩余的所述凹槽形成第三氧化层，再研磨第三氧化层及下方的所述层间介质层至所述刻蚀停止层的上表面；

步骤五、形成覆盖所述刻蚀停止层、所述层间介质层的氮化硅层及位于所述氮化硅层上的第四氧化层，之后对所述第四氧化层进行氮化处理；

步骤六、在所述第四氧化层上形成擦除栅。

优选地，步骤一中的所述衬底为硅衬底。

优选地，步骤一中的所述层间介质层的材料为二氧化硅。

优选地，步骤一中的所述刻蚀停止层的材料为氮化硅。

优选地，步骤一中的所述隧穿氧化层在温度为600～900℃的炉管中生成。

优选地，步骤一中的所述隧穿氧化层的厚度为40至200埃。

优选地，步骤一中所述氮化钛层的厚度为10至50埃。