[发明专利]一种沟槽型功率半导体器件结构及其制作方法

权利要求书

1.一种沟槽型功率半导体器件结构，其特征在于，包括A导电类型的衬底（21），

位于所述衬底（21）上方的A导电类型的轻掺杂外延层（22），位于所述轻掺杂外延层（22）上方的B导电类型的漂移区（23），所述漂移区（23）内等间距分布若干向下的沟槽（27），所述沟槽（27）内表面设有一层栅氧化层（29），并在所述沟槽（27）内淀积形成多晶硅栅（28），所述多晶硅栅（28）的顶部淀积金属形成栅极电极（201）；

各沟槽（27）之间的漂移区（23）表面向下离子注入形成A导电类型的基区（24），所述基区（24）的离子注入深度不超过所述沟槽（27）的深度；对各基区（24）的上方左右半边分别进行重掺杂离子注入形成A导电类型的源区（26）和B导电类型的源区（25）；

在相邻沟槽（27）之间的漂移区（23）上方还分别设有源区电极（20），所述源区电极（20）横跨A导电类型的源区（26）上方部分区域和B导电类型的源区（25）上方部分区域；在所述A导电类型的源区（26）和B导电类型的源区（25）上方未覆盖所述源区电极（20）的区域覆盖氧化介质层（291）；

所述轻掺杂外延层（22）和所述漂移区（23）内的离子浓度相持平。

2.根据权利要求1所述的沟槽型功率半导体器件结构，其特征在于，所述多晶硅栅（28）的顶面呈凹陷状，且多晶硅栅（28）不填满沟槽（27）。

3.根据权利要求1或2所述的沟槽型功率半导体器件结构，其特征在于，A导电类型为P型，B导电类型为N型；或者，A导电类型为N型，B导电类型为P型。

4.一种沟槽型功率半导体器件结构制作方法，其特征在于，包括：

步骤1：在A导电类型的衬底（21）上方形成A导电类型的轻掺杂外延层（22）；

步骤2：在轻掺杂外延层（22）上方反型掺杂形成B导电类型的漂移区（23）；所述轻掺杂外延层（22）和所述漂移区（23）内的离子浓度相持平；

步骤3：将器件放入高温炉中，通入氧气在器件表面反应生长出氧化层；

步骤4：在漂移区（23）的表面向下刻蚀出若干沟槽（27），各沟槽（27）在器件表面等间距分布；

步骤5：在器件上表面以及沟槽（27）内表面氧化生长形成栅氧化层（29）；

步骤6：在各沟槽（27）内淀积形成多晶硅栅（28）；

步骤7：去掉器件上表面的栅氧化层（29），即露出漂移区（23）的上表面，然后在漂移区（23）表面向下离子注入形成A导电类型的基区（24），基区（24）的离子注入深度不超过沟槽（27）的深度；

步骤8：在各沟槽（27）内的多晶硅栅（28）上淀积金属形成栅极电极（201）；

步骤9：在器件整个表面再次氧化生长形成氧化层，然后经过平坦化处理后，氧化层要完全覆盖栅极电极（201）顶部；

步骤10：除去间隔分布的各基区（24）的右半边上方的氧化层，然后在各基区（24）的右半边上方区域进行重掺杂离子注入，形成A导电类型的源区（26），并做退火推结处理；

步骤11：除去间隔分布的各基区（24）的左半边上方的氧化层，然后在各基区（24）的左半边上方区域进行重掺杂离子注入，形成B导电类型的源区（25），并做退火推结处理；

步骤12：湿法腐蚀掉器件表面剩余的氧化层，并对器件做化学平坦化清洗后，重新在器件的表面淀积形成氧化介质层（291），所述氧化介质层（291）覆盖于整个器件表面；

步骤13：分别除去相邻沟槽（27）之间的部分氧化介质层（291），然后淀积形成源区电极（20），所述源区电极（20）横跨A导电类型的源区（26）上方部分区域和B导电类型的源区（25）上方部分区域；再分别除去各栅极电极（201）上方的氧化介质层（291），然后再次淀积一层金属，使得栅极电极（201）的顶部与器件表面齐平。

5.根据权利要求4所述的一种沟槽型功率半导体器件结构制作方法，其特征在于，所述步骤6中制作的多晶硅栅（28）的顶面呈凹陷状，且多晶硅栅（28）不填满沟槽（27）。

6.根据权利要求4或5所述的一种沟槽型功率半导体器件结构制作方法，其特征在于，A导电类型为P型，B导电类型为N型；或者，A导电类型为N型，B导电类型为P型。