[发明专利]一种沟槽型功率半导体器件结构及其制作方法

说明书

本发明公开了一种沟槽型功率半导体器件结构及其制作方法，在衬底上方为轻掺杂外延层，轻掺杂外延层上方为漂移区，漂移区内等间距分布若干向下的沟槽，沟槽内表面设有一层栅氧化层，并在沟槽内淀积形成多晶硅栅，多晶硅栅的顶部淀积金属形成栅极电极。各沟槽之间的漂移区表面向下离子注入形成基区；对各基区的上方左右半边分别进行重掺杂离子注入形成不同导电类型的源区。在相邻沟槽之间的漂移区上方还分别设有源区电极；在源区上方未覆盖源区电极的区域覆盖氧化介质层。本发明通过调整源区的布局，有效解决现有技术中添加接触孔做源极电极时，接触孔和沟槽套刻对位需要精确的问题。

技术领域

本发明涉及一种功率半导体器件结构及其制备方法，尤其涉及一种沟槽型功率半导体器结构及其制备方法。

背景技术

沟槽型功率MOSFET(Trench MOS)由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域，如电源管理，电池保护以及功率器件等应用场景中。

传统工艺制造沟槽型功率MOSFET的方法如图1所示，通常是在硅基衬底111上形成外延层112，在外延层112上进行沟槽113的光刻、刻蚀；在沟槽113里进行栅氧化层114的生长和多晶硅电极115的淀积和反刻，使得多晶上界面与硅表面基本齐平；在多晶硅电极115上部进行p型基体区116的自对准注入和退火；在对p型基体区116上部预设区域进行N+源极区118的注入和退火，在N+源极区118上部进行隔离介质117的淀积生长；进行源极接触孔c的光刻、刻蚀，并保持在硅中的刻蚀深度0.3-0.4um，以穿透N+源极区118，并自对准进行源极接触孔c底部P+杂质区域119的注入和退火；进行源极接触孔c的钨塞淀积和源极金属铝铜合金层10(ALCU)的淀积，钝化及晶圆背部的减薄，金属化工艺。

上述这种工艺制造的沟槽型功率MOSFET结构中，N+源极区118、源极接触孔c和P+杂质区域119都在同一个横截面上，接触孔的刻蚀要给N+留足横向的空间，并且接触孔和沟槽的套刻对位要求十分严格，在亚微米元胞尺寸上，该尺寸稍有偏移就会造成器件性能的降低。因此该结构会有很大的局限性。同时接触孔会引起寄生电阻增加，导致增加了导通电阻。

发明内容

发明目的：针对上述现有技术，提出一种沟槽型功率半导体器件结构及其制作方法，解决现有沟槽型功率半导体器件结构中接触孔和沟槽套刻对位需要精确的问题。

技术方案：一种沟槽型功率半导体器件结构，包括A导电类型的衬底，位于所述衬底上方的A导电类型的轻掺杂外延层，位于所述轻掺杂外延层上方的B导电类型的漂移区，所述漂移区内等间距分布若干向下的沟槽，所述沟槽内表面设有一层栅氧化层，并在所述沟槽内淀积形成多晶硅栅，所述多晶硅栅的顶部淀积金属形成栅极电极；

各沟槽之间的漂移区表面向下离子注入形成A导电类型的基区，所述基区的离子注入深度不超过所述沟槽的深度；对各基区的上方左右半边分别进行重掺杂离子注入形成A导电类型的源区和B导电类型的源区；

在相邻沟槽之间的漂移区上方还分别设有源区电极，所述源区电极横跨A导电类型的源区上方部分区域和B导电类型的源区上方部分区域；在所述A导电类型的源区和B导电类型的源区上方未覆盖所述源区电极的区域覆盖氧化介质层。

进一步的，所述多晶硅栅的顶面呈凹陷状，且多晶硅栅不填满沟槽。

进一步的，所述轻掺杂外延层和所述漂移区内的离子浓度相持平。

进一步的，A导电类型为P型，B导电类型为N型；或者，A导电类型为N型，B导电类型为P型。

一种沟槽型功率半导体器件结构制作方法，包括：

步骤1：在A导电类型的衬底上方形成A导电类型的轻掺杂外延层；

步骤2：在轻掺杂外延层上方反型掺杂形成B导电类型的漂移区；