[发明专利]一种集成栅控二极管的碳化硅MOSFET元胞版图结构

说明书

本发明涉及一种集成栅控二极管的碳化硅MOSFET元胞版图结构，属于功率半导体器件技术领域。本发明采用分离栅设计，单片集成了栅控二极管；版图上将栅控二极管集成到了每一个MOSFET元胞内部，并且从图形上将栅控二极管与MOSFET的分离栅沟道设计为圆形，以解决分离栅边缘电场集中所带来的可靠性问题。为了获得更高的沟道密度，将MOSFET的外侧沟道从版图上设计成六边形。相对于传统单片集成中将主副器件分别单独布局的方法，本发明的优点在于均匀的将主器件MOSFET和集成器件栅控二极管布置到了整个有源区，使得两种器件都获得更大的有效散热面积，提高了各自的电流能力和鲁棒性。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种集成栅控二极管的碳化硅MOSFET元胞版图布局方法。

背景技术

宽禁带半导体材料SiC是制备高压电力电子器件的理想材料，相对于Si材料，SiC材料具有击穿电场强度高（4×10⁶V/cm）、载流子饱和漂移速度高(2×10⁷cm/s)、热导率高、热稳定性好等优点，因此特别适合用于大功率、高压、高温和抗辐射的电子器件中。

SiC VDMOS是SiC功率器件中较为常用的一种器件，相对于双极型的器件，由于SiCVDMOS没有电荷存储效应，所以其拥有更好的频率特性以及更低的开关损耗。同时SiC材料的宽禁带使得SiC VDMOS的工作温度可以高达300℃。

但是平面型SiC VDMOS存在两个问题，其一是JFET区的密度较大，引入了较大的密勒电容，增加了器件的动态损耗；其二是寄生的SiC体二极管导通压降太高，并且其为双极型器件，存在较大的反向恢复电流，此外碳化硅BPD缺陷造成的双极退化现象使得该体二极管的导通压降随着使用时间的增长持续升高，因此，SiC VDMOS的体二极管无法直接作为续流二极管使用。

为了解决这两个问题，我们提出了一种集成栅控二极管的碳化硅MOSFET元胞版图布局方法。在本发明的版图布局方法中，我们采用分离栅的设计方式在碳化硅MOSFET元胞中间集成了栅控二极管。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，针对碳化硅功率半导体的高频开关应用需求，提供了一种集成栅控二极管的碳化硅MOSFET元胞版图结构。

为解决上述技术问题，本发明技术方案如下：

一种集成栅控二极管的碳化硅MOSFET元胞版图结构，包括第一区域1，第二区域2，第三区域3，第四区域4，第五区域5，第六区域6，第七区域7，第八区域8，第九区域9，第十区域10，第十一区域11，第十二区域12，第十三区域13，第十四区域14，第十五区域15，第十六区域16，第十七区域17，第十八区域18，第一九一区域191，第一九二区域192，第二零一区域201，第二零二区域202，第二零三区域203，第二零四区域204，第二零五区域205；