[发明专利]半导体装置的形成方法

说明书

本发明公开了一种半导体装置及制造所述半导体装置的方法，此半导体装置具有不同配置的纳米结构通道区。所述半导体装置包括设置在基板上的鳍式结构、设置在鳍式结构上的纳米结构水平通道(nanostructured horizontalchannel；NHC)区堆叠、设置在NHC区堆叠内的纳米结构垂直通道(nanostructured vertical channel；NVC)区、设置在鳍式结构上的源极/漏极(source/drain；S/D)区，以及设置在NHC区和NVC区未被NHC区覆盖的多个部分和鳍式结构上的栅极结构。

技术领域

本公开实施例涉及半导体装置，特别涉及具有超晶格结构的半导体装 置及其形成方法。

背景技术

随着半导体技术的进步，对更高的存储容量、更快的处理系统、更高 的性能及更低的成本的需求日益增加。为了满足这些需求，半导体工业持续 缩小半导体装置(如金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistors；MOSFET)，其包括平面金属氧化物半导体场效晶体管 及鳍式场效晶体管(fin fieldeffect transistor transistors；FinFETs))的尺寸。这 种微缩化增加了半导体制造过程的复杂性。

发明内容

本发明实施例提供一种半导体装置的形成方法，包括：形成超晶格结构 在设置于基板上的鳍式结构上，超晶格结构具有以交替配置排列的第一及第 二纳米结构层；形成源极/漏极(source/drain；S/D)区于鳍式结构上；形成纳 米结构区，纳米结构区穿过超晶格结构；形成栅极结构，栅极结构绕着第一 轴线围绕纳米结构区并绕着第二轴线围绕第一纳米结构层，第二轴线不同于 第一轴线；以及形成多个接触结构于S/D区及栅极结构上。

本发明实施例提供一种半导体装置的形成方法，包括：形成超晶格结构 在基板上，超晶格结构具有以交替配置排列的第一及第二纳米结构层；形成 纳米结构区，纳米结构区穿过超晶格结构；蚀刻基板未被超晶格结构覆盖的 多个部分，以形成鳍式结构；形成多晶硅结构于超晶格结构及纳米结构区上； 形成源极/漏极(S/D)区于鳍式结构上；以及形成栅极结构，栅极结构绕着第 一轴线围绕的纳米结构区并绕着第二轴线围绕的第一纳米结构层，第二轴线 不同于第一轴线。

本发明实施例提供一种半导体装置，包括：基板；鳍式结构，设置于 基板上；多个纳米结构水平通道(nanostructured horizontal channel；NHC)区 的堆叠，设置于鳍式结构上；纳米结构垂直通道(nanostructured vertical channel；NVC)区，设置于NHC区的堆叠内；源极/漏极(S/D)区，设置于鳍 式结构上；以及栅极结构，设置于NHC区上及NVC区未被NHC区覆盖的 多个部分及鳍式结构上。

附图说明

由以下的详细叙述配合说明书附图，可最好地理解本发明实施例。应注 意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可 任意地放大或缩小各种元件的尺寸，以清楚地表现出本发明实施例的特征。

图1A是根据本公开的一实施例，示出半导体装置的等角视图。

图1B-1C是根据本公开的一实施例，示出具有纳米结构垂直和水平通道 区的半导体装置的剖面图。

图1D是根据本公开的一实施例，示出半导体装置的纳米结构垂直和水 平通道区的等角视图。

图1E-1L是根据本公开的一实施例，示出具有纳米结构垂直和水平通道 区的半导体装置的剖面图。

图2是根据本公开的一实施例，示出用于制造具有纳米结构垂直和水平 通道区的半导体装置的方法的流程图。