[发明专利]图案化的方法在审
申请号: | 202210535376.7 | 申请日: | 2016-06-02 |
公开(公告)号: | CN114975106A | 公开(公告)日: | 2022-08-30 |
发明(设计)人: | 赛门·罗芙尔;约翰·哈塔拉;亚当·普兰德;戴辉雄 | 申请(专利权)人: | 瓦里安半导体设备公司 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/311;G03F7/20 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 贺财俊;刘芳 |
地址: | 美国麻萨诸塞*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图案 方法 | ||
1.一种图案化的方法,包括:
在衬底上提供层,所述层具有多个孔;以及
沿轨迹引导多个离子以沿第一方向拉长所述多个孔,所述第一方向在由所述衬底的前表面界定的衬底平面内延伸。
2.根据权利要求1所述的方法,其中在引导所述离子之前所述多个孔具有沿所述第一方向的初始间隔距离,并且在引导所述离子之后具有沿所述第一方向的最终间隔距离,所述最终间隔距离小于所述初始间隔距离。
3.根据权利要求2所述的方法,其中初所述初始间隔距离为约10纳米,所述最终间隔距离为小于10纳米。
4.根据权利要求1所述的方法,其中所述多个孔包括多个沟槽。
5.根据权利要求1所述的方法,其中所述多个孔包括多个通孔。
6.根据权利要求1所述的方法,其中所述离子由从离子源以相对于所述衬底平面非正交角引导的带状束沿所述轨迹提供。
7.根据权利要求2所述的方法,其中在引导所述离子之前,通过第一光刻工艺产生所述多个孔的所述初始间隔距离。
8.根据权利要求7所述的方法,其中所述最终间隔距离被赋予到所述多个孔中,而无需额外的光刻工艺。
9.根据权利要求1所述的方法,其中通过相对于第二方向选择性地蚀刻沿所述第一方向的所述多个孔的侧壁,沿所述第一方向增加所述多个孔的第一孔尺寸,所述第二方向位于所述衬底平面内并垂直于所述第一方向延伸。
10.根据权利要求9所述的方法,其中多个所述离子在第一曝光中提供,其中所述第一曝光还包括将第二多个离子引导至与第一侧壁相对的第二侧壁,其中所述第一曝光沿着与所述第一方向相反的第三方向选择性地蚀刻所述第二侧壁。
11.根据权利要求10所述的方法,其中所述多个孔的位置不因所述第一曝光而偏移。
12.根据权利要求1所述的方法,其中所述多个孔在引导所述离子之前包括圆形,并且在引导所述离子之后包括细长形状。
13.根据权利要求1所述的方法,其中多个所述离子在含有反应性物质的反应性气氛中提供。
14.根据权利要求1所述的方法,其中多个所述离子撞击所述多个孔内的第一层下方的第二层,其中第一离子相对于所述第二层选择性地蚀刻所述第一层内的所述多个孔。
15.根据权利要求14所述的方法,其中在引导多个所述离子之后,进行蚀刻以将多个空穴转移到所述第二层中,其中所述蚀刻发生在沿垂直于所述衬底平面的垂直方向上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瓦里安半导体设备公司,未经瓦里安半导体设备公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210535376.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造