[发明专利]一种驱动电路、驱动芯片以及电子设备

说明书

本申请提供了一种驱动电路、驱动芯片以及电子设备，涉及器件驱动技术领域。该驱动电路包括第一晶体管、跨导线性环以及反馈模块，跨导线性环包括第一组件与第二组件，第一组件与第一晶体管电连接，反馈模块包括第二晶体管，第二组件分别与反馈模块、第二晶体管电连接，其中，第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，第一组件为第一晶体管提供驱动电压，且第一组件工作于AB类放大状态。本申请提供的驱动电路、驱动芯片以及电子设备具有驱动能力强，输出过冲幅度与持续时间都有效减小的优点。

技术领域

本申请涉及器件驱动技术领域，具体而言，涉及一种驱动电路、驱动芯片以及电子设备。

背景技术

主流的增强型GaN器件，在量产时使用了pGaN工艺。为了保护GaN能够正常、安全的工作，目前普遍在PWM芯片和GaN芯片之间增加一个驱动电路，该驱动电路起到了限制GaN栅控电压幅度和驱动信号上升、下降沿的斜率的功能。

然而，目前的驱动电路可能出现输出电压的幅度较大、持续时间久的过冲，同时，驱动电路中一般包括驱动晶体管，驱动晶体管受寄生电容的影响，也可能导致驱动电路的驱动能力下降。

综上，现有技术中存在驱动电路的输出电压幅度大，过冲持续时间久以及驱动能力弱等问题。

发明内容

本申请的目的在于提供一种驱动电路、驱动芯片以及电子设备，以解决现有技术中存在的驱动电路的输出电压幅度大，过冲持续时间久以及驱动能力弱等问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种驱动电路，所述驱动电路包括第一晶体管、跨导线性环以及反馈模块，所述跨导线性环包括第一组件与第二组件，所述第一组件与所述第一晶体管电连接，所述反馈模块包括第二晶体管，所述第二组件分别与所述反馈模块、所述第二晶体管电连接；其中，

所述第一晶体管的输出端电压变化跟随所述第二晶体管的输出端电压变化；

所述第一组件为所述第一晶体管提供驱动电压，且所述第一组件工作于AB类放大状态。

可选地，所述第一组件包括第三晶体管与第四晶体管，所述第三晶体管的第一端与所述第四晶体管的第一端互连，并与所述第一晶体管的控制端电连接，所述第三晶体管的第二端连接于电源，所述第四晶体管的第二端接地，所述第三晶体管与所述第四晶体管的控制端均与所述第二组件电连接。

可选地，所述第二组件包括第五晶体管与第六晶体管，所述第五晶体管的第一端分别与所述第六晶体管的第一端、所述反馈模块电连接，所述第五晶体管的第二端与偏置电路电连接，且所述第五晶体管的第二端与控制端互连，所述第六晶体管还与所述反馈模块连接，并与所述反馈模块组成负反馈回路，所述第五晶体管与所述第六晶体管的控制端还分别与所述第三晶体管、所述第四晶体管的控制端电连接；其中，

所述第三晶体管与所述第五晶体管的宽长比等于所述第四晶体管与所述第六晶体管的宽长比。

可选地，所述第五晶体管包括NMOS管，所述第六晶体管包括PMOS管，所述第五晶体管的栅极与漏极互连，所述第五晶体管的源极与所述第六晶体管的源极、所述反馈模块连接，所述第六晶体管的漏极接地，所述第六晶体管的栅极、源极均与所述反馈模块电连接，所述第五晶体管、所述第六晶体管的栅极还分别与所述第三晶体管、所述第四晶体管的控制端电连接。

可选地，所述第三晶体管包括NMOS管，所述第四晶体管包括PMOS管，所述第三晶体管、所述第四晶体管的栅极均与所第二组件电连接，所述第三晶体管的漏极与电源连接，所述第三晶体管的源极与所述第四晶体管的源极互连并连接于所述第一晶体管的控制端，所述第四晶体管的漏极接地。

可选地，所述驱动电路还包括第一阻隔模块与第二阻隔模块，所述第一阻隔模块、所述第二阻隔模块均分别与所述第一组件、第二组件相连；其中，