[发明专利]制造半导体器件的方法和半导体器件

说明书

在制造半导体器件的方法中，在衬底上方形成第一鳍结构、第二鳍结构、第一壁鳍结构以及第二壁鳍结构。第一和第二鳍结构设置在第一和第二壁鳍结构之间，并且第一和第二鳍结构以及第一和第二壁鳍结构的下部嵌入隔离绝缘层中，并且它们的上部从隔离绝缘层暴露。在第一和第二鳍结构的侧壁上形成侧壁间隔件层。使第一和第二鳍结构的源极/漏极区凹进。在凹进的第一和第二鳍结构上方形成外延源极/漏极结构。第一和第二鳍结构的宽度W1小于侧壁间隔件层的厚度W2。本发明的实施例还提供了半导体器件。

技术领域

本发明的实施例涉及制造半导体器件的方法和半导体器件。

背景技术

本发明涉及半导体集成电路，并且更具体地，涉及具有带孔洞的外延源极/漏极(S/D)结构的半导体器件及其制造工艺。随着半导体行业为了追求更高的器件密度、更高的性能以及更低的成本而进入纳米技术工艺节点，来自制造和设计问题的挑战导致了诸如鳍式场效应晶体管(FinFET)的三维设计的发展以及具有高k(介电常数)材料的金属栅极结构的使用。通常通过使用栅极替换技术来制造金属栅极结构，并且通过使用外延生长方法来形成源极和漏极。

发明内容

本发明的一些实施例提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成第一鳍结构与第二鳍结构以及形成第一壁鳍结构与第二壁鳍结构，从而使得所述第一鳍结构和所述第二鳍结构设置在所述第一壁鳍结构和所述第二壁鳍结构之间，并且所述第一鳍结构和所述第二鳍结构以及所述第一壁鳍结构和所述第二壁鳍结构的下部嵌入隔离绝缘层中，并且所述第一鳍结构和所述第二鳍结构以及所述第一壁鳍结构和所述第二壁鳍结构的上部从所述隔离绝缘层暴露；在所述第一鳍结构和所述第二鳍结构以及所述第一壁鳍结构和所述第二壁鳍结构的侧壁上形成侧壁间隔件层；使所述第一鳍结构和所述第二鳍结构的源极/漏极区凹进；以及在所述凹进的第一鳍结构和第二鳍结构上方形成外延源极/漏极结构，其中，所述第一鳍结构和第二鳍结构的宽度W1小于所述侧壁间隔件层的厚度W2。

本发明的另一些实施例提供了一种制造半导体器件的方法，所述方法包括：在衬底上方形成第一鳍结构和第二鳍结构以及形成第一壁鳍结构和第二壁鳍结构，从而使得所述第一鳍结构和所述第二鳍结构设置在所述第一壁鳍结构和所述第二壁鳍结构之间，并且所述第一鳍结构和所述第二鳍结构以及所述第一壁鳍结构和所述第二壁鳍结构的下部嵌入隔离绝缘层中，并且所述第一鳍结构和所述第二鳍结构以及所述第一壁鳍结构和所述第二壁鳍结构的上部从所述隔离绝缘层暴露；在所述第一鳍结构和所述第二鳍结构以及所述第一壁鳍结构和所述第二壁鳍结构的侧壁上形成侧壁间隔件层，其中，所述侧壁间隔件层包含碳；使所述第一鳍结构和所述第二鳍结构的源极/漏极区凹进；对所述第一鳍结构和所述第二鳍结构的所述凹进的源极/漏极区执行预清洁操作以去除包括碳的残留物；在所述预清洁操作之后，对所述第一鳍结构和所述第二鳍结构的所述凹进的源极/漏极区执行预蚀刻操作，以蚀刻所述第一鳍结构和所述第二鳍结构的所述凹进的源极/漏极区的表面；以及在所述凹进的第一鳍结构和第二鳍结构上方形成外延源极/漏极结构。

本发明的又一些实施例提供了一种半导体器件，包括：隔离绝缘层，设置在衬底上方；第一鳍结构和第二鳍结构，设置在所述衬底上方；源极/漏极外延层，设置在所述第一鳍结构和所述第二鳍结构的源极/漏极区上方；以及侧壁间隔件层，设置在所述源极/漏极外延层的底部上，其中：所述第一鳍结构和所述第二鳍结构的宽度W1小于所述侧壁间隔件层的厚度W2。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明。需要强调的是，根据工业中的标准实践，各个部件未按比例绘制，仅用于说明目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1示出了根据本发明的实施例的半导体器件的制造操作的各个阶段的一个阶段的截面图。

图2示出了根据本发明的实施例的半导体器件的制造操作的各个阶段的一个阶段的截面图。

图3A和图3B示出了根据本发明的实施例的半导体器件的制造操作的各个阶段的一个阶段的截面图。