[发明专利]半导体器件及其制备方法和三维存储器系统

权利要求书

1.一种半导体器件，其特征在于，包括：

堆叠结构，包括沟道结构部和字线部，所述沟道结构部包括交替层叠的电介质层和栅极层；以及

多个自对准接触结构，在所述字线部中分别延伸至不同的预定深度，并且分别与所述沟道结构部中相对应的栅极层电接触；

其中，在所述电接触区域与所述沟道结构部的电介质层之间设置有高介电常数材料。

2.根据权利要求1所述的半导体器件，其特征在于，每个所述自对准接触结构包括：

字线引出件，在所述堆叠结构的堆叠方向上延伸，其一端位于所述字线部的上表面；以及

字线连接件，在垂直于所述堆叠方向的方向上延伸，包括与所述字线引出件的另一端电接触的中间部和与相对应的所述栅极层电接触的边缘部；

其中，所述字线连接件的边缘部在所述电接触区域与相对应的所述栅极层的接触部之间无交界面或金属过渡区。

3.根据权利要求2所述的半导体器件，其特征在于，所述字线连接件和所述字线引出件的外侧壁上设置有高介电常数材料。

4.根据权利要求2所述的半导体器件，其特征在于，

所述栅极层与相对应的所述字线连接件具有相同的厚度；以及

所述字线连接件与所述沟道结构部的电介质层之间设置的高介电常数材料的厚度等于所述栅极层与所述沟道结构部的电介质层之间设置的高介电常数材料的厚度。

5.根据权利要求2所述的半导体器件，其特征在于，所述字线部包括交替层叠的电介质层和栅极牺牲层，所述字线部的每个电介质层与所述沟道结构部的相对应的电介质层相接触且位于同一层中，每个所述栅极牺牲层与相对应的所述字线连接件相接触且位于同一层中。

6.根据权利要求2至5中任一项所述的半导体器件，其特征在于，所述半导体器件包括：

栅线缝隙结构，贯穿所述堆叠结构，包括由外向内依次设置的第一绝缘隔离层和第一填充部。

7.根据权利要求6所述的半导体器件，其特征在于，所述自对准接触结构还包括：

第二绝缘隔离层，设置在所述字线引出件的内侧壁上；以及

第二填充部，填充在所述第二绝缘隔离层的内侧壁的内侧；

其中，所述第一绝缘隔离层和第二绝缘隔离层的材料相同，所述第一填充部和第二填充部的材料相同。

8.一种半导体器件的制备方法，其特征在于，包括下列步骤：

形成堆叠层，所述堆叠层包括核心区和台阶区；

形成贯穿所述堆叠层的栅线缝隙，所述栅线缝隙位于所述核心区和台阶区中；

在所述堆叠层的台阶区中形成多个自对准接触孔，所述多个自对准接触孔分别延伸不同的预定深度至所述堆叠层的台阶区中相对应的栅极牺牲层；

经由所述栅线缝隙去除所述栅极牺牲层，使得所述核心区形成的栅极间隙与相对应的所述自对准接触孔相连通；以及

在所述栅线缝隙、所述栅极间隙和所述多个自对准接触孔中沉积导电连接部。

9.根据权利要求8所述的制备方法，其特征在于，经由所述栅线缝隙去除所述栅极牺牲层包括：

经由位于所述堆叠层的核心区的栅线缝隙，去除所述堆叠层的位于所述核心区的栅极牺牲层以形成所述栅极间隙；以及

经由位于所述堆叠层的台阶区的栅线缝隙，去除所述堆叠层的位于所述台阶区的栅极牺牲层的一部分，使得每个所述自对准接触孔与相对应的所述栅极间隙相连通。

10.根据权利要求9所述的制备方法，其特征在于，

在形成贯穿所述堆叠层的所述栅线缝隙之后，还包括：

在所述栅线缝隙中填充第一牺牲材料；

在所述堆叠层的台阶区中形成所述多个自对准接触孔之后，还包括：

在所述多个自对准接触孔中填充第二牺牲材料。