[发明专利]半导体器件、制作方法、三维存储器及存储系统

说明书

本申请提供了一种半导体器件、制作方法、三维存储器及存储系统，半导体器件的制作方法，包括：在一基底上交替层叠牺牲层和绝缘层而形成堆叠层，且堆叠层包括位于远离基底一侧的顶部选择栅叠层；于堆叠层中形成台阶区，台阶区包括多个台阶，各台阶具有台阶顶面层与台阶纵面，台阶区设有第一凹槽，第一凹槽至少部分穿过台阶顶面层；于各台阶顶面层中靠近台阶纵面处形成第二凹槽；于顶部选择栅叠层中形成顶部选择栅切槽；其中，顶部选择栅切槽与第二凹槽在台阶顶面层上的投影至少部分交叠。通过在堆叠层中形成第二凹槽，以改善在后续形成顶部选择栅切槽时聚合物的聚集，优化形成顶部选择栅切槽的工艺过程，提高器件的良率和可靠性。

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体器件、制作方法、三维存储器及存储系统。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器(3D NAND Flash)应运而生。三维存储器中形成有交替堆叠的多层数据存储单元，将平面结构转化为立体结构，以提高三维存储器的存储密度和集成度。

三维存储器中形成有交替堆叠的顶部选择栅(Top Select Gate，TSG)，顶部选择栅可以作为控制数据存储单元是否导通的选通晶体管。一般情况下，需要在顶部选择栅中形成顶部选择栅切槽(Top Select Gate，TSG CUT)，以将顶部选择栅分隔成两个部分。因此，需要不断地优化形成顶部选择栅切槽的工艺过程，以不断提高器件的良率和可靠性。

发明内容

本申请实施例提供一种半导体器件、制作方法、三维存储器及存储系统，以提高器件的良率和可靠性。

为了解决上述问题，本申请实施例提供了一种半导体器件的制作方法，包括：在一基底上交替层叠牺牲层和绝缘层而形成堆叠层，且堆叠层包括位于远离基底一侧的顶部选择栅叠层；于堆叠层中形成台阶区，台阶区包括多个台阶，各台阶具有台阶顶面层与台阶纵面，台阶区设有第一凹槽，第一凹槽至少部分穿过台阶顶面层；于各台阶顶面层中靠近台阶纵面处形成第二凹槽；于顶部选择栅叠层中形成顶部选择栅切槽，顶部选择栅切槽沿平行于基底的第一方向延伸；其中，顶部选择栅切槽与第二凹槽在台阶顶面层上的投影至少部分交叠。

其中，形成第二凹槽的步骤还包括，第二凹槽沿第一方向延伸，顶部选择栅切槽与第一凹槽在台阶顶面层上的投影具有重叠部分，重叠部分位于第二凹槽在台阶顶面层上的投影内。

其中，形成第二凹槽的步骤还包括，形成多个沿第一方向间隔设置的子第二凹槽，顶部选择栅切槽与第一凹槽在台阶顶面层上的投影具有重叠部分，重叠部分位于第二凹槽在台阶顶面层上的投影内。

其中，形成第二凹槽的步骤还包括，第二凹槽沿平行于台阶纵面的第二方向延伸，顶部选择栅切槽与第一凹槽在台阶顶面层上的投影具有重叠部分，重叠部分位于第二凹槽在台阶顶面层上的投影内。

其中，半导体器件的制作方法，还包括：

在堆叠层上形成保护层，且保护层部分位于靠近堆叠层的外围区；

去除位于外围区的保护层；

其中，位于外围区的保护层与台阶顶面层同时形成，余留在台阶区的保护层形成台阶顶面层。

其中，去除位于外围区的保护层的步骤与形成第二凹槽的步骤通过同一掩膜版形成。

其中，形成第二凹槽的步骤还包括，单个第二凹槽在垂直于基底的第三方向上的深度，大于或等于单个第一凹槽在第三方向的深度。

其中，形成第二凹槽的步骤还包括，第二凹槽贯穿台阶顶面层和牺牲层，并延伸到各对应的绝缘层。