[发明专利]测试结构

权利要求书

1.一种测试结构，其特征在于，包括：

多行第一存储单元，平行间隔排布；

多行第二存储单元，平行间隔排布；各行所述第二存储单元与各行所述第一存储单元交替间隔排布，以形成呈多行多列排布的存储单元阵列；

其中，位于同一列的存储单元用于接收相同的电压，且相邻两列存储单元用于接收不同的电压；或

各行所述第一存储单元均用于接收第一电压，各行所述第二存储单元均用于接收第二电压，所述第二电压与所述第一电压不同；

所述第一存储单元包括第一选择管及第一控制管，所述第一选择管包括第一选择栅极，所述第一控制管包括第一控制栅极；

所述第二存储单元包括第二选择管及第二控制管，所述第二选择管包括第二选择栅极，所述第二控制管包括第二控制栅极；

其中，所述第一控制栅极与所述第一选择栅极具有间距，所述第二控制栅极与所述第二选择栅极具有间距，所述第二控制栅极与所述第一控制栅极一体连接；

或所述第一选择栅极、所述第一控制栅极、所述第二选择栅极及所述第二控制栅极一体连接；

或所述第一选择栅极与所述第一控制栅极一体连接，所述第二选择栅极与所述第二控制栅极一体连接。

2.根据权利要求1所述的测试结构，其特征在于，所述第一控制栅极的材料与所述第二控制栅极的材料相同。

3.根据权利要求1所述的测试结构，其特征在于，所述第一选择栅极包括由下至上依次叠置的第一多晶硅层、第一层间介质层及第二多晶硅层；

所述第一控制栅极与所述第二控制栅极包括由下至上依次叠置的第三多晶硅层、第二层间介质层及第四多晶硅层；

所述第二选择栅极包括由下至上依次叠置的第五多晶硅层、第三层间介质层及第六多晶硅层。

4.根据权利要求3所述的测试结构，其特征在于，所述测试结构还包括多个互连插塞，所述互连插塞贯穿所述第四多晶硅层及所述第二层间介质层，与所述第三多晶硅层相接触；位于奇数列的存储单元经由所述互连插塞连接至电源电压，位于偶数列的存储单元经由所述互连插塞接地。

5.根据权利要求3所述的测试结构，其特征在于，所述测试结构还包括：

多条平行间隔排布的有源区，位于同一列的所述第一选择栅极、所述第一控制栅极、所述第二选择栅极及所述第二控制栅极均位于同一所述有源区；

第一栅氧化层，位于所述第一多晶硅层与所述有源区之间；

第二栅氧化层，位于所述第三多晶硅层与所述有源区之间；

第三栅氧化层，位于所述第五多晶硅层与所述有源区之间；

所述第一选择管、所述第一控制管、所述第二选择管及所述第二控制管均还包括源极及漏极，所述源极及所述漏极均位于所述有源区内，且位于所述第一多晶硅层相对的两端、所述第三多晶硅层相对的两端及所述第五多晶硅层相对的两端。

6.根据权利要求4所述的测试结构，其特征在于，所述互连插塞的结构为通孔内填充有填充金属的结构；所述填充金属包括铜、铝、银或钨。

7.根据权利要求1所述的测试结构，其特征在于，所述第一选择栅极、所述第一控制栅极、所述第二选择栅极及所述第二控制栅极包括由下至上依次叠置的第一多晶硅层、层间介质层及第二多晶硅层。

8.根据权利要求7所述的测试结构，其特征在于，所述测试结构还包括多个互连插塞，所述互连插塞位于所述第一选择栅极及所述第二选择栅极处，贯穿所述第二多晶硅层及所述层间介质层，与所述第一多晶硅层相接触；位于奇数列的存储单元经由互连插塞连接至电源电压，位于偶数列的存储单元经由互连插塞接地。