[发明专利]存储器

说明书

本公开实施例公开一种存储器，包括至少两个存储阵列，沿第一方向设置；存储阵列包括沿第二方向设置的多个存储单元行，沿第三方向设置的多个存储单元列，多条第一导电线和多条第二导电线；第一方向、第二方向和第三方向互相垂直；存储单元行包括沿第三方向设置的多个存储单元，存储单元列包括沿第二方向设置的多个存储单元，存储单元包括晶体管；多条第一导电线，沿第三方向间隔设置，耦接存储单元行的晶体管的栅极；多条第二导电线，沿第二方向间隔设置，耦接存储单元列的晶体管的源极；第一外围电路，位于沿第一方向设置的两个存储阵列间，耦接第一导电线；第二外围电路，位于沿第一方向设置的两个存储阵列间，耦接第二导电线。

技术领域

本公开实施例涉及半导体器件领域，尤其涉及一种存储器。

背景技术

存储器的集成度，是确定存储器产品价格的重要因素之一。以二维或平面半导体器件为例，其集成度主要取决于单位存储单元所占据的面积。通常，可通过缩小单位存储单元占据面积的方式提高集成度。然而，缩小单位存储单元占据的面积，就要求提供能够实现更精细图案加工设备，昂贵的高精度图案加工设备成为了限制集成度提高的瓶颈。为了突破这一瓶颈，提供了包括三维布局的存储器。

发明内容

本公开实施例提供一种存储器，包括：至少两个存储阵列、第一外围电路和第二外围电路；

所述至少两个存储阵列，位于衬底上，沿平行于所述衬底的第一方向并列设置；所述存储阵列包括：沿第二方向间隔设置的多个存储单元行，沿第三方向间隔设置的多个存储单元列，多条第一导电线和多条第二导电线；其中，所述第一方向、所述第二方向和所述第三方向互相垂直；

所述存储单元行包括沿所述第三方向间隔设置的多个存储单元，所述存储单元列包括沿所述第二方向间隔设置的多个所述存储单元，所述存储单元包括晶体管；

所述多条第一导电线，沿所述第三方向间隔设置，且沿第二方向延伸，所述第一导电线耦接所述存储单元行包括的多个所述晶体管的栅极；

所述多条第二导电线，沿所述第二方向间隔设置，且沿所述第三方向延伸，所述第二导电线耦接所述存储单元列包括的多个所述晶体管的源极；

所述第一外围电路，位于沿所述第一方向并列设置的两个所述存储阵列之间，耦接所述存储阵列包括的所述多条第一导电线，用于对所述第一导电线施加第一控制信号；

所述第二外围电路，位于沿所述第一方向并列设置的两个所述存储阵列之间，耦接所述存储阵列包括的所述多条第二导电线，用于对所述第二导电线施加第二控制信号。

在一些实施例中，所述存储阵列包括第一台阶结构，所述第一台阶结构包括沿垂直于所述衬底的方向堆叠的多级第一台阶；其中，所述第一台阶，包括沿垂直于所述衬底的方向堆叠设置的所述第一导电线和第一绝缘层；所述第一绝缘层位于相邻的两个所述第一导电线之间；

或者，

所述存储阵列包括第二台阶结构，所述第二台阶结构包括沿垂直于所述衬底的方向堆叠的多级第二台阶；其中，所述第二台阶，包括沿垂直于所述衬底的方向堆叠设置的所述第二导电线和第二绝缘层；所述第二绝缘层位于相邻的两个所述第二导电线之间。

在一些实施例中，所述第二方向平行于所述衬底；

所述存储器包括：至少两个沿所述第二方向并列设置的所述存储阵列；

所述存储阵列中，所述第二导电线位于所述存储阵列的第一侧，所述第一台阶结构位于所述存储阵列的第二侧；其中，所述第二侧与所述第一侧接触；

第一个所述存储阵列包括的所述第一台阶结构，沿所述第一方向与第二个所述存储阵列并列设置，且相对靠近第二个所述存储阵列的第三侧；其中，所述第三侧为所述第一侧的相反侧；