[发明专利]半导体结构及其制备方法

说明书

本公开实施例提供一种半导体结构及其制备方法，半导体结构包括：基底；多条间隔排布且沿第一方向延伸的位线，所述位线位于所述基底内，所述位线包括交替间隔排布的第一位线和第二位线，且所述第一位线与所述第二位线在沿所述位线的厚度方向上相互错开；在所述基底上间隔排布的多个半导体柱，所述半导体柱与所述位线相对应，且所述半导体柱底面与相应的所述位线表面相接触。本公开实施例至少有利于降低相邻位线之间的寄生电容。

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体结构及其制备方法。

背景技术

随着动态存储器的集成密度朝着更高的方向发展，对动态存储器阵列结构中晶体管的排布方式以及晶体管尺寸产生了更高的要求。全环绕栅极晶体管结构作为动态存储器中的晶体管时，可在给定工艺条件下可获得较小的图案尺寸，有利于增加动态存储器的集成密度。

在对动态存储器结构的排布方式以及如何缩小动态存储器结构的尺寸进行研究的同时，也需要提高小尺寸的动态存储器的电学性能。具体的，随着动态存储器结构尺寸的缩小，动态存储器结构中，在垂直于位线的厚度方向上，相邻位线之间的间隔距离也越来越小，间隔距离较小的位线可能产生较大的寄生电容，影响动态存储器的电学性能。

发明内容

本公开实施例提供一种半导体结构及其制备方法，至少有利于减小相邻位线之间的寄生电容。

本公开实施例一方面提供一种半导体结构，包括：基底；多条间隔排布且沿第一方向延伸的位线，位线位于基底内，位线包括交替间隔排布的第一位线和第二位线，且第一位线与第二位线在沿位线的厚度方向上相互错开；在基底上间隔排布的多个半导体柱，半导体柱与位线相对应，且半导体柱底面与相应的位线表面相接触。

在一些实施例中，沿位线的厚度方向上，第一位线与第二位线部分错开。

在一些实施例中，沿位线的厚度方向上，第二位线的顶面高于第一位线的底面，且第二位线的顶面与第一位线的底面之间的距离小于或等于5-10nm。

在一些实施例中，沿位线的厚度方向上，第一位线的底面高于第二位线的顶面。

在一些实施例中，沿位线的厚度方向上，第一位线的底面与第二位线的顶面之间的距离小于或等于10-50nm。

在一些实施例中，每一位线的厚度均相同。

在一些实施例中，沿位线的厚度方向上，每一第一位线顶面的高度均相同，每一第二位线顶面的高度均相同。

在一些实施例中，沿位线的厚度方向上，每一半导体柱的长度均相同，第一位线对应的半导体柱的顶面高度与第二位线对应的半导体柱的顶面高度不同。

在一些实施例中，沿位线的厚度方向上，每一半导体柱的顶面平齐，第一位线对应的半导体柱的长度与第二位线对应的半导体柱的长度不同。

在一些实施例中，还包括：多个沿第二方向延伸的字线，同一字线环绕多个半导体柱设置，其中，沿位线的厚度方向上，邻接半导体柱的字线厚度相同。

在一些实施例中，沿位线的厚度方向上，邻接不同半导体柱的字线的顶面高度相同。

在一些实施例中，每一字线包括沿第二方向交替排布的第一字线区和第二字线区，第一字线区与第一位线对应的半导体柱相邻接，第二字线区与第二位线对应的半导体柱相邻接，沿位线的厚度方向上，每一第一字线区的顶面高度均相同，每一第二字线区的顶面高度均相同，第一字线区的顶面高度与第二字线区的顶面高度不同。