[发明专利]中心注入P+屏蔽区的分裂栅平面MOSFET及其制造方法

说明书

本发明涉及功率半导体技术领域，具体提供一种中心注入P+屏蔽区的分裂栅平面MOSFET及其制造方法，其中方法包括：N型衬底，在N型衬底的上表面生长N型外延层；在N型外延层上离子注入JFET区；在N型外延层上离子注入P‑body区；在两个P‑body区上分别离子注入第一P+区；在两个P‑body区上分别离子注入N+区；在部分P‑body区、部分N+区和和部分JFET区的上方刻蚀栅氧化层；在栅氧化层上刻蚀多晶硅栅极区；在栅氧化层上刻蚀包围多晶硅栅极区的绝缘层结构；在绝缘层结构上刻蚀中心注入孔，通过中心注入孔在JFET区离子注入位于其中心的第二P+区；金属溅射欧姆接触区；在绝缘层结构和欧姆接触区的上方金属淀积刻蚀第一金属层；在N型衬底下表面的欧姆接触区金属溅射淀积第二金属层。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种中心注入P+屏蔽区的分裂栅平面MOSFET及其制造方法。

背景技术

碳化硅由于其优越的材料性能，被认为是一种很有前途的电力应用候选材料。与Si基绝缘栅极双极晶体管(IGBT)相比，碳化硅MOSFET已被证明具有更低的开关时间和损耗。为满足高频开关应用需求，降低碳化硅MOSFET高频应用功耗，要求碳化硅MOSFET器件具有低栅漏电容(C_GD)或栅漏电荷(Q_GD)，低比导通电阻（R_ON.SP），业界通常用高频优值HF-FOM，即C_GD×R_ON.SP和Q_GD×R_ON.SP的值来衡量MOSFET器件的高频工作能力，HF-FOM的值越低，高频功耗越低。

在平面MOSFET中，有许多方法来降低C_GD(或Q_GD), 分裂栅MOSFET(SG-MOSFET)结构就是一种有效方法。SG-MOSFET通过将多晶硅栅极分裂成两部分，仅保证栅极能够覆盖沟道部分，大大减小了栅漏交叠尺寸，从而降低了栅漏电容C_GD。但是分裂栅MOSFET结构有许多不足之处，与平面MOSFET相比，SG-MOSFET结构栅拐角处栅氧化层电场集中，超过3MV/cm，导致器件的长期可靠性很低。此外，分裂栅结构MOSFET存在 JFET区电场集中问题，导致器件耐压能力有所下降。

为解决分裂栅MOSFET结构存在的问题，Han等人提出了一种具有缓冲栅结构的MOSFET(BG-MOSFET)来降低栅氧化层电场，但缓冲栅结构的引入显著增大了元胞节距，使得导通电阻显著增加，效果不佳。Vudumula等人通过在分裂栅结构之间引入一个短的虚拟栅极，能够在降低C_GD的同时，利用虚拟栅的屏蔽效应增加击穿电压，但与典型的SG-MOSFET相比，虚拟栅极带来的耗尽区域导致了更高的导通电阻。Cree报道了一种中心注入MOSFET(CI-MOSFET)，在一个平面MOSFET的JFET区域的中间引入了一个接地的P型注入区，可以显著降低门氧化场和CGD。然而，接地的中央注入区域可能会增加寄生输入电容(C_ISS)，并对开关时间产生负面影响。

因此，现有的碳化硅分裂栅MOSFET结构存在以下缺点：

分裂栅结构的拐角处栅氧化层电场集中，难以保证3MV/cm的可靠性需求；

分裂栅MOSFET结构的JFET区域由于分裂栅的存在会导致电场集中，导致器件耐压能力有所下降；

缓冲栅MOSFET结构显著增大了元胞节距，增加导通电阻；

虚拟栅MOSFET结构存在高导通电阻问题；

中心注入MOSFET接地的中央注入区域可能会增加寄生输入电容(CISS)，并对开关时间产生负面影响。

发明内容

本发明的目的在于解决背景技术中的至少一个技术问题，提供一种中心注入P+屏蔽区的分裂栅平面MOSFET及其制造方法。