[发明专利]一种改善封装电性半导体芯片封装的导接线路的形成方法

说明书

本发明公开了一种改善封装电性半导体芯片封装的导接线路的形成方法，在芯片焊垫表面上涂布第一层介电质层；利用光阻剂并以曝光显影在第一层介电质层上成形各焊垫的凹槽，在凹槽内填入导电金属质，以分别形成各第一导接线路；在各线路凹槽内及凹槽四周溅镀导电金属质，以分别形成各第二导接线路，再对表面进行金属剥离工艺处理，接着在第二导接线路表面包裹涂布导电金属质，在第一层介电质层及各第三导接线路上涂布第二层介电质层；利用光阻剂以曝光显影方式形成凹槽；凹槽填入导电金属质以分别形成焊点；因此，提升了电性降低了功耗，提升了工艺效率，芯片封装高密度，整体结构更小巧。

技术领域

本发明属于半导体封装技术领域，具体涉及一种改善封装电性半导体芯片封装的导接线路的形成方法。

背景技术

半导体封装是指将通过测试的晶圆按照产品型号及功能需求加工得到独立芯片的过程。封装过程为：来自晶圆前道工艺的晶圆通过划片工艺后被切割为小的晶片(Die)，然后将切割好的晶片用胶水贴装到相应的基板(引线框架)架的小岛上，再利用超细的金属(金锡铜铝)导线或者导电性树脂将晶片的接合焊盘(Bond Pad)连接到基板的相应引脚(Lead),并构成所要求的电路；然后再对独立的晶片用塑料外壳加以封装保护，塑封之后还要进行一系列操作，封装完成后进行成品测试，通常经过入检Incoming、测试Test和包装Packing等工序，最后入库出货。

CN201210514307中公开的方案中：涂布三层介电层，形成凹槽中导入导电金属质以形成导接线路；需要涂布三层介电层，工序更为繁杂工时更多，并且芯片的厚度增加，利于芯片高密度小体积。现有实践中也多采用厚重的银浆形成中间层导接线路，电性较差电阻率较高也导致了芯片功耗更多，发热更多，跟不上与时俱进的现实需求；并且在银浆形成的导接线路往上一层需要镀含金的导接层才能保证更好的导电性与融合性；并且焊点均采用一般材质的金属质形成半圆形焊点，无法满足各项异性导电胶ACF/ACP制程。

发明内容

本发明要解决的技术问题是克服现有的缺陷，提供一种改善封装电性半导体芯片封装的导接线路的形成方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种改善封装电性半导体芯片封装的导接线路的形成方法，该半导体芯片封装安装结合在一基板上以与该基板上所布设的复数个焊点电性连接，包含：

一半导体芯片，其具有一焊垫表面，焊垫表面设有复数个焊垫；

至少一介电质层其被覆于该半导体芯片的焊垫表面上；

以及至少一导接线路，其设置于该介电质层中，且各导接线路的一端分别与半导体芯片上一焊垫电性连接，另一端则向外延伸并显露于该介电质层之外，以形成一焊点，可供与一基板上所预先布设的一焊点电性连接，以使该半导体芯片安装结合在该基板上；其特征在于，该导接线路的形成方法包含下列步骤：

S1：在半导体芯片的焊垫表面上涂布第一层介电质层；

S2：利用光阻剂并以曝光显影方式在该第一层介电质层上成形焊垫表面上各焊垫的凹槽，使各焊垫能够经由各凹槽向外裸露；

S3：在各线路凹槽内填入导电金属质，以分别形成各第一导接线路；

S4：在各线路凹槽内以及凹槽四周溅镀导电金属质，以分别形成各第二导接线路，以及形成新的凹槽；

S5：对第二导接线路表面以及第一层介电质层表面进行金属剥离工艺处理；

S6：在第二导接线路表面包裹涂布导电金属质，以形分别成各第三导接线路；

S7：在第一层介电质层及各第三导接线路上涂布第二层介电质层；

S8：利用光阻剂以曝光显影方式于该第二层介电质层上分别成形与各第三导接线路一端连接的凹槽；