[发明专利]平面型SiCMOSFET器件的元胞制备方法及结构

说明书

本发明涉及一种平面型SiC MOSFET器件的元胞制备方法及结构。其包括如下步骤：步骤1、提供具有SiC晶片，并制备一第二导电类型层；步骤2、制备注入第一遮挡体；步骤3、在第二导电类型层内形成若干所需的第一类型注入区；步骤4、制备所需的注入第二遮挡体；步骤5、制备得到第一导电类型连接区，以通过第一导电类型连接区以及所述第一导电类型连接区正上方的第一导电类型注入区使得所述第一导电类型连接区两侧的第二导电类型层隔离；步骤6、去除上述注入第二遮挡体，并进行所需的正面元胞工艺，以制备得到所需的平面元胞。本发明能避免沟道处由注入带来的损伤，在提升沟道迁移率的同时又增强了可靠性。

技术领域

本发明涉及一种制备方法，尤其是一种平面型SiC MOSFET器件的元胞制备方法及结构。

背景技术

SiC MOSFET总导通电阻是由欧姆接触电阻、沟道电阻、JFET电阻、漂移区电阻、晶片体电阻等组成，其中，沟道电阻的大小是影响总导通电阻的关键因素之一。

SiC MOSFET的具体制备工艺中，影响沟道长度的主要因素是版图线宽和套刻精度。为了避免光刻带来的误差，在使用双注入方法时，多采用自对准工艺，以实现器件性能的均一性；具体地，自对准工艺依靠硬掩膜的加工精度控制注入区域尺寸，由于硬掩膜的精确刻蚀工艺难度高，对于加工均一性的控制具有很大困难。

此外，在平面型SiC MOSFET中，元胞的通常采用离子注入形成。由于碳化硅自身性质，注入带来的损伤造成沟道栅极氧化层界面的粗糙，对于SiC MOSFET的沟道迁移率以及可靠性等关键特性造成巨大影响；同时，对工艺控制造成很大困难，难以满足目前对平面型SiC MOSFET高精度制备的要求。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种平面型SiC MOSFET器件的元胞制备方法及结构，其能避免沟道处由注入带来的损伤，在提升沟道迁移率的同时又增强了可靠性。

按照本发明提供的技术方案，一种平面型SiC MOSFET器件的元胞制备方法及结构，所述导电沟道制备方法包括如下步骤：

步骤1、提供具有第一导电类型的SiC晶片，并在所述SiC晶片上制备一第二导电类型层；

步骤2、在第二导电类型层上制备所需的注入第一遮挡体；

步骤3、在上述第二导电类型层上方进行第一导电类型杂质离子注入，利用注入第一遮挡体对第二导电类型层的遮挡，以在第二导电类型层内形成若干所需的第一类型注入区，所述第一导电类型注入区在第二导电类型层内的注入深度小于第二导电类型层的厚度；

步骤4、去除上述注入第一遮挡体，并在第二导电类型层上制备所需的注入第二遮挡体，所述注入第二遮挡体包括若干注入第二遮挡体注入窗口，所述注入第二遮挡体注入窗口与第二导电类型层内导电通道区之间的第一类型注入区正对应，并通过第二遮挡体注入窗口将待形成导电通道区之间的第一导电类型注入区露出；

步骤5、利用注入第二遮挡体在上述第二导电类型层上进行第一导电类型杂质离子注入，以在上述导电沟道区之间的第一导电类型注入区正下方得到第一导电类型连接区，所述第一导电类型连接区的上端与正对应的第一导电类型注入区接触连接，所述第一导电类型连接区的下端与SiC晶片接触连接，以通过第一导电类型连接区以及所述第一导电类型连接区正上方的第一导电类型注入区使得所述第一导电类型连接区两侧的第二导电类型层隔离；

步骤6、去除上述注入第二遮挡体，并进行所需的正面元胞工艺，以制备得到所需的平面元胞。

所述SiC晶片包括第一导电类型基板以及设置于所述第一导电类型基板上的第一导电类型外延层，

第二导电类型层与第一导电类型外延层适配连接；第二导电类型层通过外延工艺或离子注入工艺制备得到。

步骤2中，制备注入第一遮挡体时，包括如下步骤：