[发明专利]高速低功耗的双边沿触发器

权利要求书

1.一种高速低功耗的双边沿触发器，其特征在于：包含有时钟模块、锁存模块以及输出模块：

所述时钟模块接收基础时钟信号并对所述基础时钟信号进行整形后形成时钟控制信号，然后将整形后的时钟控制信号分别输入锁存模块和输出模块；

所述锁存模块，包含数据输入端口，在所述时钟模块的时钟控制信号的控制下将所述数据输入端口的输入数据进行锁存；

所述输出模块，连接所述时钟模块以及所述锁存模块，并包含数据输出端口；根据时钟模块输出的时钟控制信号将所述锁存模块中锁存的数据进行选择性地输出。

2.如权利要求1所述的高速低功耗的双边沿触发器，其特征在于：所述的时钟模块，接收基础时钟信号并将所述基础时钟信号进行整形，转换为两路互补的差分时钟信号。

3.如权利要求1所述的高速低功耗的双边沿触发器，其特征在于：所述的锁存模块，其内部包含锁存器1和锁存器2共两路结构相同的锁存器；将输入的数据信号根据时钟模块输入的时钟控制信号选择性地锁存在锁存器1或锁存器2中；锁存器1和锁存器2各自分别接收差分时钟控制信号，且各具有一个数据输出端口，与所述输出模块相连。

4.如权利要求1所述的高速低功耗的双边沿触发器，其特征在于：所述的输出模块中，包含有八个共两组MOS管组成的输出电路，每组具有一个输入接口与锁存模块的数据输出端口相连；所述每组输出电路的输出端口并联接到一反相器的输入端，通过反相器完成数据输出。

5.如权利要求4所述的高速低功耗的双边沿触发器，其特征在于：所述输出模块接受时钟模块输出的差分时钟信号的控制，完成从锁存器1或者锁存器2选择输出数据。

6.如权利要求2所述的高速低功耗的双边沿触发器，其特征在于：所述的时钟模块包含两组串联的反相器，基础时钟信号经过整形并依次通过两组反相器，形成对应的相位相反的差分时钟信号。

7.如权利要求3所述的高速低功耗的双边沿触发器，其特征在于：所述的锁存模块中，每个锁存器由八个MOS管分为两组形成存储子单元，所述每个存储子单元中，由两个PMOS管和两个NMOS管依次串联形成，处于中间位置的PMOS和NMOS的栅极分别受差分时钟信号的控制，其串接的节点形成数据输出端；处于首尾节点的PMOS和NMOS的栅极并接形成数据输入端口；两组存储子单元的输出并接到一起后通过一反相器输出；另一组存储子单元的数据输入端口与反相器的输出连接；

所述两个锁存器分别输出数据。

8.如权利要求6所述的高速低功耗的双边沿触发器，其特征在于：所述的反相器为CMOS反相器。