[发明专利]一种扇出式封装器件

说明书

本申请公开了一种扇出式封装器件，该器件包括：芯片，包括相背设置的功能面和非功能面，所述功能面上设置有多个焊盘；第一线层，位于所述芯片的所述功能面一侧，所述第一线层与所述焊盘电连接；其中，所述第一线层包括多个第一金属线，相邻所述第一金属线之间具有第一间隔；第二线层，位于所述第一线层远离所述芯片一侧；其中，所述第二线层包含多个第二金属线，相邻所述第二金属线之间具有第二间隔，且所述第一间隔小于所述第二间隔，所述第一线层先于所述第二线层形成；塑封层，位于所述第一线层远离所述第二线层一侧，所述芯片位于所述塑封层内。通过上述器件，本申请能够节省成本，提高芯片工作效率。

技术领域

本申请涉及半导体封装技术领域，特别是涉及一种扇出式封装器件。

背景技术

在现有的芯片封装器件中，大多采用先制作再布线层，再将芯片贴装到再布线层上的方法。其中，再布线层用于芯片与其他器件之间的互连。再布线层包括多层线层结构，通常靠近芯片的线层的尺寸大于远离芯片的线层的尺寸，且靠近芯片的线层的间距最小。在制作再布线层的过程中，一般先制作远离芯片一端的线层，最后制作与芯片相连的线层。由于在制作过程中材料涂覆的部平整性，该方法容易导致最靠近芯片一侧的线层表面形成起伏，从而影响芯片封装的质量，带来大量的良率损失。为解决这一问题，可以在制作完每一线层后进行表面平整化，但表面平整化工艺成本高、效率低。

发明内容

本申请主要解决的技术问题是提供一种扇出式封装器件，能够节省封装成本，提高芯片工作的效率。

为解决上述技术问题，本申请采用的一个技术方案是：提出一种扇出式封装器件，包括：芯片，包括相背设置的功能面和非功能面，所述功能面上设置有多个焊盘；第一线层，位于所述芯片的所述功能面一侧，所述第一线层与所述焊盘电连接；其中，所述第一线层包括多个第一金属线，相邻所述第一金属线之间具有第一间隔；第二线层，位于所述第一线层远离所述芯片一侧；其中，所述第二线层包含多个第二金属线，相邻所述第二金属线之间具有第二间隔，且所述第一间隔小于所述第二间隔，所述第一线层先于所述第二线层形成；塑封层，位于所述第一线层远离所述第二线层一侧，所述芯片位于所述塑封层内。

其中，所述扇出式封装器件还包括：第一介电层，位于所述第一线层背离所述芯片一侧；其中，所述第一介电层设置有第一通孔，部分所述第一线层从所述第一通孔中露出，所述第二线层填充至少部分所述第一通孔。

其中，在远离所述第一线层方向上，所述第一通孔包括相互连通的第一子通孔和第二子通孔；且所述第一子通孔相对所述第二子通孔靠近所述第一线层，所述第一子通孔的平均内径小于所述第二子通孔的平均内径。

其中，在远离所述第一线层方向上，所述第一子通孔的内径逐渐增大；和/或，在远离所述第一线层方向上，所述第二子通孔的内径相同。

其中，所述第二线层填充所有所述第一通孔，且所述第二线层的厚度与所述第一通孔的深度相同。

其中，所述第二线层覆盖所述第一通孔的内壁以及与所述内壁相邻的部分所述第一介电层；其中，所述第二线层的厚度小于所述第一通孔的深度。

其中，所述扇出式封装器件还包括：第二介电层，位于所述第一线层背离所述第二线层一侧，所述第二介电层覆盖所述第一线层背离所述第二线层一侧表面；其中，所述第二介电层上包括多个第一开口，部分所述第一线层从所述第一开口中露出。

其中，所述扇出式封装器件还包括：多个导电凸点，位于所述芯片的所述功能面上，所述导电凸点与所述焊盘电连接；多个第一导电柱，至少部分位于所述第一开口内，所述第一导电柱的一端与所述第一线层电连接，另一端与所述导电凸点电连接。

其中，所述扇出式封装器件还包括：第二导电柱，围设在所述芯片的外围；其中，所述第二导电柱的一端与所述第一线层电连接，另一端从所述塑封层中露出。