[发明专利]存储器件

权利要求书

1.一种存储器件，包括：

存储单元阵列，所述存储单元阵列包括连接到多条字线的多个存储单元；

行地址译码器，所述行地址译码器被配置为：

基于行地址生成多个主字线驱动信号和多个子字线驱动信号，

基于奇信号被激活，通过以第一顺序输出所述多个子字线驱动信号来生成用于驱动所述多条字线之中的目标字线的多个编码子字线驱动信号，其中，所述奇信号表示所述多个主字线驱动信号之中的驱动奇数字线的第一主字线驱动信号被激活，以及

基于偶信号被激活，通过以第二顺序输出所述多个子字线驱动信号来生成所述多个编码子字线驱动信号，其中，所述偶信号表示所述多个主字线驱动信号之中的驱动偶数字线的第二主字线驱动信号被激活；以及

字线驱动电路，所述字线驱动电路被配置为：基于所述多个主字线驱动信号和所述多个编码子字线驱动信号，以第一电压电平或第二电压电平来驱动所述目标字线。

2.根据权利要求1所述的存储器件，其中，所述行地址译码器包括：

主行地址译码器，所述主行地址译码器被配置为：基于包括在所述行地址中的位之中的第一位，来生成所述多个主字线驱动信号；以及

子行地址译码器，所述子行地址译码器被配置为：基于包括在所述行地址中的位之中的第二位，来生成多个子字线信号。

3.根据权利要求2所述的存储器件，其中，所述多个子字线驱动信号包括：通过延迟所述多个子字线信号而获得的多个第一子字线驱动信号、以及通过将所述多个子字线信号反相而获得的多个第二子字线驱动信号，

其中，所述多个编码子字线驱动信号包括：多个第一编码子字线驱动信号和多个第二编码子字线驱动信号，并且

其中，所述行地址译码器包括子字线驱动信号编码器，所述子字线驱动信号编码器被配置为：基于所述多个第一子字线驱动信号生成所述多个第一编码子字线驱动信号，以及基于所述多个第二子字线驱动信号生成所述多个第二编码子字线驱动信号。

4.根据权利要求3所述的存储器件，其中，所述子字线驱动信号编码器进一步被配置为：

基于所述奇信号被激活，通过以所述第一顺序输出所述多个第一子字线驱动信号来生成所述多个第一编码子字线驱动信号，以及

基于所述偶信号被激活，通过以所述第二顺序输出所述多个第一子字线驱动信号来生成所述多个第一编码子字线驱动信号。

5.根据权利要求4所述的存储器件，其中，所述子字线驱动信号编码器包括：

多个第一AND电路，所述多个第一AND电路被配置为：共同接收所述奇信号，分别接收处于所述第一顺序的所述多个第一子字线驱动信号，并且输出对所述奇信号和处于所述第一顺序的所述多个第一子字线驱动信号的第一AND运算结果；

多个第二AND电路，所述多个第二AND电路被配置为：共同接收所述偶信号，分别接收处于所述第二顺序的所述多个第一子字线驱动信号，并且输出对所述偶信号和处于所述第二顺序的所述多个第一子字线驱动信号的第二AND运算结果；

多个第一NOR电路，每个所述第一NOR电路被配置为：接收一个所述第一AND运算结果以及一个所述第二AND运算结果，并且对接收到的AND运算结果执行NOR运算；以及

多个第一反相器，所述多个第一反相器被配置为分别对所述多个第一NOR电路的输出值执行反相运算。

6.根据权利要求4所述的存储器件，其中，所述字线驱动电路包括：

多个第一子字线驱动器，所述多个第一子字线驱动器被配置为：分别接收通过以所述第一顺序输出所述多个第一子字线驱动信号而生成的所述多个第一编码子字线驱动信号，共同接收所述多个主字线驱动信号中的驱动所述奇数字线的主字线驱动信号，并且以所述第一电压电平或所述第二电压电平来驱动所述目标字线；以及

多个第二子字线驱动器，所述多个第二子字线驱动器被配置为：分别接收通过以所述第二顺序输出所述多个第一子字线驱动信号而生成的所述多个第一编码子字线驱动信号，共同接收所述多个主字线驱动信号中的驱动所述偶数字线的主字线驱动信号，并且以所述第一电压电平或所述第二电压电平来驱动所述目标字线。