[发明专利]存储器件

说明书

一种存储器件，包括：存储单元阵列、行地址译码器以及字线驱动电路，所述行地址译码器被配置为：生成多个主字线驱动信号和多个子字线驱动信号，基于奇信号被激活，通过以第一顺序输出所述多个子字线驱动信号来生成用于驱动目标字线的多个编码子字线驱动信号，其中，所述奇信号表示驱动奇数字线的主字线驱动信号被激活，以及基于偶信号被激活，通过以第二顺序输出所述多个子字线驱动信号来生成所述多个编码子字线驱动信号，其中，所述偶信号表示驱动偶数字线的主字线驱动信号被激活；所述字线驱动电路被配置为：以第一电压电平或第二电压电平来驱动所述目标字线。

相关申请的交叉引用

本申请基于并要求于2021年6月18日在韩国知识产权局提交的韩国专利申请No.10-2021-0079518的优先权，所述韩国专利申请的公开内容通过引用整体并入本文。

技术领域

本公开涉及一种半导体存储器件，更具体地，涉及一种包括子字线驱动信号编码器的存储器件，该子字线驱动信号编码器用于降低子字线驱动电路的线路复杂性。

背景技术

存储器件，例如，动态随机存取存储器(DRAM)，可以包括驱动字线的子字线驱动电路。子字线驱动电路包括多个子字线驱动器，多个子字线驱动器可以基于子字线驱动信号选择字线。随着DRAM的密度增加，向多个子字线驱动器发送子字线驱动信号的布线线路(routing wiring line)的复杂性增加，并且随着布线线路的复杂性增加，线路之间的距离增加。

发明内容

一个或更多个示例实施例提供了一种存储器件，其通过生成被编码为根据主字线驱动信号而变化的子字线驱动信号并且将编码后的子字线驱动信号提供给子字线驱动电路来增加布线自由度。

根据示例实施例的一方面，提供一种存储器件，包括：存储单元阵列，所述存储单元阵列包括连接到多条字线的多个存储单元；行地址译码器，所述行地址译码器被配置为：基于行地址生成多个主字线驱动信号和多个子字线驱动信号，基于奇信号被激活，通过以第一顺序输出所述多个子字线驱动信号来生成用于驱动所述多条字线之中的目标字线的多个编码子字线驱动信号，其中，所述奇信号表示所述多个主字线驱动信号之中的驱动奇数字线的第一主字线驱动信号被激活，以及基于偶信号被激活，通过以第二顺序输出所述多个子字线驱动信号来生成所述多个编码子字线驱动信号，其中，所述偶信号表示所述多个主字线驱动信号之中的驱动偶数字线的第二主字线驱动信号被激活；以及字线驱动电路，所述字线驱动电路被配置为：基于所述多个主字线驱动信号和所述多个编码子字线驱动信号，以第一电压电平或第二电压电平来驱动所述目标字线。

根据示例实施例的一方面，提供一种存储器件，包括：存储单元阵列，所述存储单元阵列包括连接到多条字线的多个存储单元；行地址译码器，所述行地址译码器被配置为：基于行地址生成多个主字线驱动信号和多个子字线驱动信号，并且通过根据奇偶信号以不同的顺序输出所述多个子字线驱动信号，来生成用于驱动所述多条字线之中的目标字线的多个编码子字线驱动信号，所述奇偶信号表示是奇数主字线被激活还是偶数主字线被激活；以及字线驱动电路，所述字线驱动电路被配置为：基于所述奇偶信号和所述多个编码子字线驱动信号，来驱动所述目标字线。