[发明专利]适用于神经网络的非易失性存储器、存储系统及操作方法

权利要求书

1.一种适用于神经网络的非易失性存储器，其特征在于，包括：

多个沟道结构和隔离结构，沿平行于所述沟道结构的延伸方向，所述沟道结构被所述隔离结构分割为至少两个子沟道结构，同一所述沟道结构中的两个子沟道结构对应于相邻的存储串，多个所述存储串中的存储单元划分为存储单元对，每个所述存储单元对中的两个存储单元分别位于两个存储串且连接至同一字线，所述两个存储串分别连接至两条位线，相同字线连接并位于不同存储串的多个存储单元对应于所述神经网络中的一个神经元；以及

外围电路，被配置为：

向所述存储单元对所连接的位线施加位线电压，所述位线电压作为所述神经网络中的神经元的一个输入；

向与所述存储单元对连接的字线施加读取电压；以及

基于所述存储单元对中两个存储单元的电导差值，确定所述神经元的输出，所述电导差值作为所述神经元的所述输入对应的权重。

2.根据权利要求1所述的非易失性存储器，其中，所述外围电路还被配置为：

对所述存储单元对中的至少一个存储单元执行编程操作，以调整所述电导差值。

3.根据权利要求1所述的非易失性存储器，其中，所述多个存储串构成存储单元阵列，所述存储单元阵列包括多个二维存储单元阵列，每个二维存储单元阵列中的多个存储串连接至相同的顶部选择线，并且每个二维存储单元阵列包括所述存储单元对，所述外围电路还被配置为：

在预定时间段内，确定位于不同的二维存储单元阵列中所述存储单元对对应的神经元的输出。

4.根据权利要求2所述的非易失性存储器，其中，所述多个存储串构成存储单元阵列，所述存储单元阵列包括多个二维存储单元阵列，每个二维存储单元阵列中的多个存储串连接至相同的顶部选择线，并且每个二维存储单元阵列包括所述存储单元对，所述外围电路还被配置为：

在预定时间段内，调整位于不同的二维存储单元阵列中所述存储单元对的电导差值。

5.根据权利要求1所述的非易失性存储器，其中，所述隔离结构在远离所述位线的一端沿着多个沟道结构排列的方向延伸。

6.根据权利要求1至5中任一项所述的非易失性存储器，其中，所述存储单元为浮置浮栅型存储单元或电荷捕获型存储单元。

7.一种适用于神经网络的非易失性存储系统，其特征在于，包括：

如权利要求1至6中任一项所述的至少一个非易失性存储器；以及

控制器，连接所述至少一个非易失性存储器，被配置为控制所述非易失性存储器中的外围电路。

8.一种用于执行神经网络的非易失性存储器的操作方法，其特征在于，所述非易失性存储器包括多个沟道结构和隔离结构，沿平行于所述沟道结构的延伸方向，所述沟道结构被所述隔离结构分割为至少两个子沟道结构，同一所述沟道结构中的两个子沟道结构对应于相邻的存储串，多个所述存储串中的存储单元划分为存储单元对，每个所述存储单元对中的两个存储单元分别位于两个存储串且连接至同一字线，所述两个存储串分别连接至两条位线，相同字线连接并位于不同存储串的多个存储单元对应于所述神经网络中的一个神经元，其中，所述操作方法包括：

向所述存储单元对所连接的位线施加位线电压，所述位线电压作为所述神经网络中的神经元的一个输入；

向与所述存储单元对连接的字线施加读取电压；以及

基于所述存储单元对中两个存储单元的电导差值，确定所述神经元的输出，所述电导差值作为所述神经元的所述输入对应的权重。

9.根据权利要求8所述的操作方法，其中，所述操作方法还包括：

对所述存储单元对中的至少一个存储单元执行编程操作，以调整所述电导差值。