[发明专利]半导体结构及制备方法

说明书

本公开实施例提供一种半导体结构及制备方法，所述制备方法包括：提供衬底，在所述衬底内设置有阱区，在所述衬底表面设置有栅极结构，所述阱区与所述栅极结构重叠的区域构成沟道区；在所述栅极结构侧壁形成第一侧墙；在所述栅极结构两侧暴露的阱区表面形成抬高层；在所述阱区及所述抬高层中形成轻掺杂区；在所述第一间隔物侧墙侧壁形成第二侧墙，所述第二间隔物侧墙还覆盖所述抬高层的部分表面；在所述抬高层暴露的表面及所述阱区对应区域中形成源漏区。所述制备方法形成的半导体结构能够降低短沟道效应的影响，减小漏电流，从而改善半导体结构的电学性能。

技术领域

本公开涉及半导体领域，尤其涉及一种半导体结构及制备方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越小，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应(SCE，Short-Channel Effect)，漏电流增大，最终影响半导体器件的电学性能。

因此，如何降低短沟道效应的影响，成为目前亟需解决的技术问题。

发明内容

本公开一些实施例提供了一种半导体结构及制备方法，能够降低短沟道效应的影响，减小漏电流，从而改善半导体结构的电学性能。

本公开实施例提供了一种半导体结构的制备方法，包括：提供衬底，在所述衬底内设置有阱区，在所述衬底表面设置有栅极结构，所述阱区与所述栅极结构重叠的区域构成沟道区；在所述栅极结构侧壁形成第一侧墙；在所述栅极结构两侧暴露的阱区表面形成抬高层；在所述阱区及所述抬高层中形成轻掺杂区；在所述第一侧墙侧壁形成第二侧墙，所述第二侧墙还覆盖所述抬高层的部分表面；在所述抬高层暴露的表面及所述阱区对应区域中形成源漏区。

在一实施例中，在所述栅极结构侧壁形成第一侧墙的步骤中，所述第一侧墙还覆盖所述栅极结构的顶面。

在一实施例中，在所述栅极结构两侧暴露的阱区表面形成抬高层的步骤中，采用外延工艺形成所述抬高层。

在一实施例中，在所述阱区及所述抬高层中形成轻掺杂区的步骤中，对所述阱区及所述抬高层采用垂直离子注入工艺形成所述轻掺杂区。

在一实施例中，在所述阱区及所述抬高层中形成轻掺杂区的步骤之后还包括：晕环注入形成晕环区。

在一实施例中，在所述阱区及所述抬高层中形成轻掺杂区的步骤之后还包括：退火。

在一实施例中，在所述阱区及所述抬高层中形成轻掺杂区的步骤之后还包括：在所述轻掺杂区与所述第一侧墙接触处，减薄所述轻掺杂区。

在一实施例中，在减薄所述轻掺杂区的步骤中，所述轻掺杂区与所述第一侧墙接触处被全部或部分去除，形成第一凹槽。

在一实施例中，在所述第一侧墙侧壁形成第二侧墙的步骤中，所述第二侧墙至少覆盖所述第一凹槽。

本公开实施例还提供一种半导体结构，其包括：衬底，在所述衬底内设置有阱区，在所述衬底表面设置有栅极结构，所述阱区与所述栅极结构重叠的区域构成沟道区；第一侧墙，覆盖所述栅极结构侧壁；轻掺杂区，设置在所述阱区内，且所述轻掺杂区的至少部分表面高于所述栅极结构与所述阱区的接触面；第二侧墙，设置在所述第一侧墙的侧壁，且覆盖所述轻掺杂区表面；

源漏区，设置在所述阱区内，且位于所述轻掺杂区远离所述栅极结构的一侧，所述源漏区的表面高于所述栅极结构与所述阱区的接触面。

在一实施例中，所述第一侧墙和/或所述第二侧墙的材料为低介电常数材料。

在一实施例中，所述轻掺杂区侧壁与所述第一侧墙接触。