[发明专利]IC芯片封装自动布线方法

说明书

本发明公开了一种IC芯片封装自动布线方法，包括如下步骤：布线前的准备，主要包括准备打线文档、引线框架设计以及导入芯片；自动打线；布线调整和标识；图面规则检查，包括焊线检查、焊盘检查、图面对象统计、最短间距统计以及重叠检查；生成报表；建立标准出图分页；图纸对比；生成机台可识别打线文件；对试做的打线文档进行电子核图。本发明是一种自动化布线方法，最大限度的减少人工操作，省时高效，在保证正确率的同时，还能够规范图纸格式减少后期对图纸的编辑操作。

技术领域

本发明涉及一种IC芯片封装布线方法，尤其涉及一种省时高效、准确率高的IC芯片封装自动布线方法。

背景技术

现有的芯片封装布线技术都是基于人工的操作，具体操作流程如下，首先，人工绘制芯片外框、焊盘和引线框，选择需要隐藏的层，并框选出图区域；其次，在试做前需要人工对每条线进行下列操作，对照芯片设计套图，在实际芯片上找到对应的焊盘，输入坐标，再找到对应的引脚输入坐标；最后，在程序完成后，需要人工通过显微镜将试做成品跟打线设计图进行对比，判断有没有少打、漏打的焊线。

现有人工布线方法效率和正确率都偏低，在面对成百上千根线的时候非常容易出现漏打、多打和错打的现象。为了避免错误的产生，经常还需要人工对着图纸每条线逐一地进行核对工作，产生很多重复的劳动。因此非常需要一种省时高效、减少人工操作错误率的芯片封装布线方法。

发明内容

发明目的：本发明的目的是提供一种省时高效、准确率高的IC芯片封装自动布线方法。

技术方案：本发明所述方法包括如下步骤：

S1：布线前的准备，主要包括准备打线文档、引线框架设计以及导入芯片；

S2：自动打线；

S3：布线调整和标识，主要包括：引脚焊线分离、焊盘落点位置归位以及焊点特征绘制；

S4：图面规则检查，包括焊线检查、焊盘检查、图面对象统计、最短间距统计以及重叠检查；

S5：生成报表；

S6：建立标准出图分页；

S7：图纸对比；

S8：生成机台可识别打线文件，具体操作为先设定原点、参考点、工具点，然后生成坐标，记录相应连接关系并写入文件中；

S9：对试做的打线文档进行电子核图，具体操作为先解析文件，选取核对图纸范围，再将文件中读出的点进行显示并选取参考点，最后显示对比结果。

进一步地，所述步骤S1中导入芯片后，人工对芯片进行细微调整。

进一步地，所述步骤S2中搜索所有焊线与打线文档中的比较并判断是否有一样的，如果有则跳过。

进一步地，所述步骤S3中焊点特征绘制出图时需要标明焊线落点位置，方便查找图纸。

进一步地，所述步骤S4中图面对象统计包含焊线统计和焊盘统计。

进一步地，所述步骤S4中重叠检查用来检测焊线的重叠、图块的重叠以及文字的重叠。

进一步地，所述步骤S8中需要根据选择的机台型号，将统计的元件点位、焊线关系等写入文件中，并进行压缩。

进一步地，所述步骤S9中将绘制的线和原图本身的线进行核对，计算找到的最近线的公差值，判断机台试做的芯片是否和打线设计图纸在合理公差范围内一致。

有益效果：本发明与现有技术相比，具有如下显著优点：

S1至S3的方法可以根据打线文档快速生成打线设计图纸，避免人工少打、多打漏打的问题，省略大量人工拉线时间；