[发明专利]测试垫处理方法以及半导体器件的制备方法

说明书

本发明提供了一种测试垫处理方法以及半导体器件的制备方法，所述测试垫处理方法包括：提供一衬底，所述衬底上形成有第一绝缘介质层以及位于所述第一绝缘介质层中的第一测试垫，所述第一绝缘介质层暴露出所述第一测试垫的至少部分表面，且所述第一绝缘介质层所暴露出的所述第一测试垫的表面形成有探针测试导致的针痕凸起；采用激光退火工艺加热熔化所述针痕凸起，以减小所述针痕凸起高度。本发明的技术方案能够在确保键合面具有很好的平整度的同时，还能降低工艺难度以及避免导致键合面产生金属污染。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种测试垫处理方法以及半导体器件的制备方法。

背景技术

3D IC工艺中，允许堆叠键合前的晶圆或芯片采用探针进行良率测试，以减少晶圆或芯片，尤其是多晶圆、多芯片堆叠键合时的良率损失。

熔融键合工艺与混合键合工艺对键合晶圆或芯片的表面处理的要求极高，需要有非常好的平整度，而经过良率测试的晶圆会在测试垫上留下针痕(probing mark)，针痕直径约2μm～20μm，针痕包含位于测试垫表面的凹陷和凸起，凸起高度超出测试垫周围的绝缘材料层的顶面，可高达2μm左右，严重影响键合面的平坦化。

目前，确保键合面具有很好的平整度的方法包括：

(1)参阅图1a和图1b，第一绝缘材料层11、第二绝缘材料层12和第三绝缘材料层13由下向上堆叠，第一绝缘材料层11中形成有金属互连结构14，第二绝缘材料层12和第三绝缘材料层13中形成有第一测试垫15和第二测试垫16，第一测试垫15和第二测试垫16并联接出金属互连结构14，且第一测试垫15的顶面被第三绝缘材料层13暴露出来，第二测试垫16被第三绝缘材料层13掩埋；在采用探针测试之后，第一测试垫15表面留下针痕，针痕的凸起D1高度远超过第三绝缘材料层13的顶面，通过采用刻蚀工艺去除第三绝缘材料层13暴露出的第一测试垫15，使得针痕被去除，并在第三绝缘材料层13上以及去除了暴露出的第一测试垫15的位置覆盖第四绝缘材料层17后，在并联的第二测试垫16上形成导电结构18接出金属互连结构14。此方法需要设计并联的两个测试垫，导致绕线难度增大。

(2)参阅图2a和图2b，第一绝缘材料层21、第二绝缘材料层22和第三绝缘材料层23由下向上堆叠，第一绝缘材料层21中形成有金属互连结构24，第二绝缘材料层22和第三绝缘材料层23中形成有测试垫，测试垫接出金属互连结构24，测试垫包含位于第二绝缘材料层22和第三绝缘材料层23中的第一金属层251以及位于第一金属层251顶面的第二金属层252，第二金属层252的顶面被第三绝缘材料层23暴露出来；在采用探针测试之后，针痕仅位于第二金属层252中，针痕的凸起D2高度远超过第三绝缘材料层23的顶面，通过将暴露出的第二金属层252去除，使得针痕被去除，并在去除了第二金属层252的位置重新生长第三金属层253，且在第三绝缘材料层23和第三金属层253上覆盖了第四绝缘材料层26后，在第三金属层253上形成导电结构27接出金属互连结构24。此方法需要将测试垫制作成至少两层的结构，且需要控制仅去除第二金属层252，并在去除第二金属层252后还需要重新生长第三金属层253，导致工艺很复杂，进而成本很高。

因此，如何对现有的确保键合面具有很好的平整度的方法进行改进是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种测试垫处理方法以及半导体器件的制备方法，在确保键合面具有很好的平整度的同时，还能降低工艺难度以及避免导致键合面产生金属污染。

为实现上述目的，本发明提供了一种测试垫处理方法，包括：

提供一衬底，所述衬底上形成有第一绝缘介质层以及位于所述第一绝缘介质层中的第一测试垫，所述第一绝缘介质层暴露出所述第一测试垫的至少部分表面，且所述第一绝缘介质层所暴露出的所述第一测试垫的表面形成有探针测试导致的针痕凸起；

采用激光退火工艺加热熔化所述针痕凸起，以减小所述针痕凸起的高度。