[发明专利]电容倍增电路及芯片

说明书

本发明公开了一种电容倍增电路及芯片，电容倍增电路包括：第一电容、反相器和开关电容电路。反相器的输入端的输出端与第一电容相连，开关电容电路与反相器的输入端和输出端相连。根据本发明实施例的电容倍增电路，通过用开关电容电路代替传统的反馈电阻，结构简单、可靠；通过开关电容电路能够等效出非常大的电阻，从而能将待倍增电容的应用频率向低频大大拓展，可以实现很高的电容放大倍数，同时还能保持很低的极点频率；通过调节开关电容电路的开关频率能够很容易调节极点频率；通过调节开关电容电路能够等效出非常大的电阻，从而大大节省了芯片面积，可以广泛应用于多种需要实现很大电容的芯片中，尤其是电容为作为小信号使用的大电容。

技术领域

本发明是关于集成电路领域，特别是关于一种电容倍增电路及芯片。

背景技术

在芯片上，电容经常占了很大的面积，而使用片外电容又增加成本和应用模块的体积。一般来说，在芯片上集成几十皮法（）的电容，面积上还可以接受，而几百甚至纳法（）的电容则难以接受了。因此，在可能的场合，工程师们会使用电容倍增器，放大片上电容的值，从而节省芯片的面积和成本。

传统的电容倍增电路（capacitance multiplier），可以分为电流和电压两种模式。

如图1所示，一种是使用电流镜将电容输入端电流放大的技术，将输入端看到的流过电容的电流放大后并接在输入端，故等效的电容值被放大。该电容倍增电路不需要反馈控制，但缺点之一是输入端有失调的直流电流。在实际的芯片设计时，还面临低频并联电阻、高频串联电阻、以及电流功耗之间的权衡取舍。

如图2所示，另一种是熟知的米勒效应（Miller effect）电压放大技术，通过负增益放大器将电容输入端小信号电压值在电容的另一端放大。这样，与电容的另一端为固定电位（即虚地）相比，电容两端的电压差被放大了。所以，从输入端看到的等效电容的值同样也被放大了。但是该电压放大模式的电容倍增电路，需要反馈控制以避免放大器输出电压饱和。

如图3所示，用简单的反相器实现图2中的负增益放大器，同时使用连接反相器两端的反馈电阻来避免反相器的输出电压饱和。为了在低频时从输入端看到的阻抗是放大的等效电容主导，而不是缩小的等效电阻主导，则需要使用非常大的，如几百。但这么大的电阻所占的芯片面积太大，失去了使用电容倍增电路来节省芯片面积的意义。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种电容倍增电路及芯片，其能够大大节省芯片的面积和成本。

为实现上述目的，本发明的实施例提供了一种电容倍增电路，包括：第一电容、反相器和开关电容电路。

第一电容具有第一端和第二端；所述反相器的输入端与第一电容的第一端相连，所述反相器的输出端与第一电容的第二端相连，所述反相器用于放大第一电容两端的电压差；开关电容电路与反相器的输入端和输出端相连，所述开关电容电路用于防止反相器的输出电压饱和。

在本发明的一个或多个实施例中，所述反相器包括第一MOS管、第二MOS管和放大电路，所述第一MOS管和第二MOS管的栅极与输入端相连，所述放大电路与第一MOS管和第二MOS管的漏极以及输出端相连，所述第一MOS管的源极与电源电压相连，所述第二MOS管的源极与地相连。

在本发明的一个或多个实施例中，所述放大电路包括第三MOS管和第四MOS管，所述第三MOS管的源极与第一MOS管的漏极相连，所述第四MOS管的源极与第二MOS管的漏极相连，所述第三MOS管和第四MOS管的漏极相连且与输出端相连，所述第三MOS管和第四MOS管的栅极与偏置电压相连。