[发明专利]一种集成电路形式验证方法、系统及存储介质有效
| 申请号： | 202210657366.0 | 申请日： | 2022-06-10 |
| 公开（公告）号： | CN114896921B | 公开（公告）日： | 2023-06-27 |
| 发明（设计）人： | 刘美华;白耿;金玉丰;苏宇 | 申请（专利权）人： | 深圳国微芯科技有限公司 |
| 主分类号： | G06F30/3308 | 分类号： | G06F30/3308 |
| 代理公司： | 深圳市康弘知识产权代理有限公司 44247 | 代理人： | 张明院 |
| 地址： | 518000 广东省深圳市前海深港合作区前*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 集成电路 形式 验证 方法 系统 存储 介质 | ||
1.一种集成电路形式验证方法，其特征在于,包括：
在实现设计中遍历两个主从结构的D-latch；
将实现设计中两个主从结构的D-latch转换为DFF；
采用转换得到的DFF与参考设计中的DFF进行比较点匹配，在实现设计中遍历两个主从结构的D-latch，包括：
在实现设计中依序搜索D-latch，并将搜索到的D-latch设为从latch；
判断从latch是否接入了有效的set信号或者reset信号，
是则不能作为从latch，继续搜索下一个D-latch；
否则获取从latch的D输入端的instance，判断其是否为D-latch、类型为主latch且其clock端输入信号与从latch的clock端输入信号相反，若是，则两个相邻的D-latch为两个主从结构的D-latch，否则两个相邻的D-latch不是两个主从结构的D-latch。
2.如权利要求1所述的集成电路形式验证方法，其特征在于，通过从latch的set/reset端是否为接入高电平来判断从latch是否接入了有效的set/reset信号，是则接入了有效的set/reset信号，否则没有接入。
3.如权利要求1所述的集成电路形式验证方法，其特征在于，将实现设计中两个主从结构的D-latch转换为DFF，包括：
将所述两个主从结构的D-latch从网表中移除，并采用一个新的DFF来替换所述两个主从结构的D-latch，其中，所述新的DFF的输入端替换主latch的输入端，所述新的DFF的输出端替换从latch的输出端。
4.一种集成电路形式验证系统，其特征在于，其对DFF与D-latch进行匹配验证时，采用如权利要求1-3任一项所述的集成电路形式验证方法。
5.一种存储介质，其特征在于，其存储有计算机程序，当所述计算机程序被执行时，实现如权利要求1-3任一项所述的集成电路形式验证方法。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳国微芯科技有限公司，未经深圳国微芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210657366.0/1.html，转载请声明来源钻瓜专利网。
