[发明专利]一种新型三级运放间接频率补偿电路

说明书

本发明公开一种新型三级运放间接频率补偿电路，属于电子电路领域，包括第一电阻R_A、第二电阻R_B、第一电容C_C1、第二电容C_C2、NMOS管MN1～NMOS管MN8以及PMOS管MP1～PMOS管MP6；NMOS管MN1～MN5、PMOS管MP1～MP2为运放第一增益级；NMOS管MN6～MN7、PMOS管MP3～MP5为运放第二增益级；NMOS管MN8和PMOS管MP6为第三增益级，第二电阻R_B和第一电容C_C1、第一电阻R_A和第二电容C_C2为间接频率补偿网络。本发明通过产生位于左半平面的零点来抵消运放环路中的次极点，可在采用较小补偿电容情况下大幅提升环路相位裕度和电路瞬态稳定性。

技术领域

本发明涉及电子电路技术领域，特别涉及一种新型三级运放间接频率补偿电路。

背景技术

运算放大器是模拟和混合信号系统中的一个重要基础单元，其被广泛应用于高速ADC/DAC、模拟数据采样滤波器和电压基准源等电路设计。随着集成电路设计技术的发展，CMOS工艺特征尺寸不断下降，小的工艺特征尺寸虽可提升电路工作速度，但其将产生MOS管本征增益下降问题，使得设计高性能模拟电路的难度大幅上升。

现代电路设计中相比MOS管阈值电压，电源电压具有更快下降速率，此时漏电流不易控制，因此传统基于共源共栅实现的增益增强方案将不再适用于小尺寸工艺中电路设计。在小尺寸工艺下，需采用多级结构运放来实现应用对增益的要求。考虑环路稳定性和电路实现性等问题，通常基于三级结构和直接米勒补偿方式完成运放设计。

传统运放直接米勒补偿的小信号模型如附图1所示，补偿电容C_C将产生一个如(1)式所示的位于右半平面的零点z₁，z₁将减小运放环路相位裕度，降低运放稳定性。

发明内容

本发明的目的在于提供一种新型三级运放间接频率补偿电路，以解决传统三级运放直接米勒补偿导致电路相位裕度减小、稳定性降低的问题。

为解决上述技术问题，本发明提供了一种新型三级运放间接频率补偿电路，包括第一电阻R_A、第二电阻R_B、第一电容C_C1、第二电容C_C2、NMOS管MN1～NMOS管MN8以及PMOS管MP1～PMOS管MP6；

NMOS管MN1～MN5、PMOS管MP1～MP2为运放第一增益级；NMOS管MN6～MN7、PMOS管MP3～MP5为运放第二增益级；NMOS管MN8和PMOS管MP6为第三增益级，第二电阻R_B和第一电容C_C1、第一电阻R_A和第二电容C_C2为间接频率补偿网络。

在一种实施方式中，所述第一电阻R_A的上端接节点A，下端接所述第二电容C_C2的上端；所述第二电阻R_B的上端接节点B，下端接所述第一电容C_C1的上端；所述第一电容C_C1的上端接第二电阻R_B的下端，下端同时接PMOS管MP5的漏端和NMOS管MN7的漏端；所述第二电容C_C2的上端接第一电阻R_A的下端，下端同时接PMOS管MP6的漏端和NMOS管MN8的漏端。