[发明专利]互连结构及其制备方法

说明书

本公开提供一种互连结构及其制备方法。该互连结构包括一第一介电层、该第一介电层中的一第一导电通孔、以及设置在该第一介电层上并与该第一导电通孔电连接的一第一金属线。该第一金属线的至少一部分暴露于一第一气隙中。

本发明主张2021年10月1日申请的美国正式申请案第17/491,716号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

技术领域

本公开涉及一种互连结构及其制备方法，尤其涉及一种具有间隙的互连结构及其制备方法。

背景技术

在半导体元件的后端(BEOL)工艺中，在基底上形成包括互连结构的各种金属化层。互连结构可以包括横向的互连结构，例如金属线和纵向的互连结构，例如导电通孔和/或插塞。

为了防止两个相邻金属线之间的电容耦合等干扰影响到半导体元件的整体性能，可以在相邻金属线之间填充介电常数可以大约等于和小于4.0的低介电常数(low-K)介电材料，期望能更减少电容耦合，以改善半导体元件的整体性能特征。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本发明的任一部分。

发明内容

本公开的一实施例提供一种互连结构，包括：一第一介电层、一第一导电通孔以及一第一金属线。该第一导电通孔设置在该第一介电层中。该第一金属线设置在该第一介电层上并与该第一导电通孔电连接。该第一金属线的至少一部分暴露于一第一气隙中。

在一些实施例中，该第一介电层的部分顶面暴露于该第一气隙中。

在一些实施例中，该第一金属线包括暴露于该第一气隙的一第一侧向表面和与该第一介电层接触的一第二侧向表面。

在一些实施例中，该互连结构包括设置在该第一介电层上并与该第一金属线物理间隔开的一第二金属线。该第二金属线的至少一部分暴露于该第一气隙中。

在一些实施例中，该互连结构包括设置在该第一金属线上的一第二介电层，并在该第一气隙上方定义一第二气隙。

在一些实施例中，该第二气隙的宽度小于该第一气隙的宽度。

在一些实施例中，该互连结构包括穿透该第二介电层并与该第一金属线电连接的一第二导电通孔。

在一些实施例中，该互连结构还包括设置在该第二介电层上并覆盖该第二气隙的一第三介电层。

在一些实施例中，该互连结构包括设置在该第三介电层上并与该第二导电通孔电连接的一第三金属线。该第三金属线的至少一部分暴露于一第三气隙中。

在一些实施例中，该第三气隙通过该第三介电层与该第二气隙物理隔离。

本公开的另一实施例提供一种互连结构，包括：一第一介电层、一第二介电层、一第一导电结构以及一第二导电结构。该第二介电层设置在该第一介电层上方。该第一导电结构设置在该第一介电层和该第二介电层之间。该第二导电结构设置在该第一介电层和该第二介电层之间。该第二导电结构通过一第一气隙与该第一导电结构隔离。

在一些实施例中，该第一导电结构包括暴露于该第一气隙的一第一侧向表面和与该第一介电层接触的一第二侧向表面。

在一些实施例中，该第二介电层在该第一气隙上方定义一第二气隙，并且该第二气隙的宽度小于该第一气隙的宽度。

在一些实施例中，该互连结构包括一第三介电层以及一第三导电结构。该第三介电层设置在该第二介电层上并覆盖该第二气隙。该第三导电结构设置在该第三介电层上并与该第一导电结构电连接。该第三导电结构暴露于该第三气隙中，并且该第三气隙通过该第三介电层与该第二气隙物理隔离。