[发明专利]一种LDMOS晶体管及其制作方法

说明书

本发明提供一种LDMOS晶体管及其制作方法，该LDMOS晶体管包括衬底、埋层、外延层、栅极结构、层间介质层及第一插塞，其中，埋层位于衬底的上表层；外延层位于埋层上表面，外延层包括有源区及位于有源区中的漂移区，漂移区的上表层设有漏极区，栅极结构位于漂移区的上表面；层间介质层覆盖栅极结构与有源区的显露表面，层间介质层中显露漏极区的第一接触孔，填充第一接触孔的第一插塞为非晶化第一插塞，第一插塞与漏极区接触处设有非晶化接触区。本发明通过于LDMOS晶体管通过将第一接触孔过刻并填充非晶化第一插塞，且第一插塞与漏极区的接触处形成非晶化高阻区，降低了第一插塞的阻值的同时增大漂移区电阻，继而缩小器件的尺寸。

技术领域

本发明属于半导体技术领域，涉及一种LDMOS晶体管及其制作方法。

背景技术

BCD（Bipolar CMOS DMOS）工艺把双极器件、CMOS（Complementary Metal OxideSemiconductor）器件和DMOS（Double-diffusion Metal Oxide Semiconductor）器件同时制作在同一芯片上，它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。其中，DMOS器件是BCD电路中的核心所在，为了更好的与IC（Integrated Circuit）成熟制程进行工艺集成，一般采用横向的DMOS，即LDMOS（Lateral Double-diffusion Metal Oxide Semiconductor）。为了达到高性能LDMOS（主要指获取较高的击穿电压的同时，还具有较低的导通电阻值）、低成本、高密度，各种LDMOS的结构的研究层出不穷，图1所示，为一种LDMOS晶体管的剖面结构示意图，包括衬底01、埋层011、外延层02、第二导电类型深阱区021、沟槽022、隔离层0221、有源区023、漂移区024、漏极区0241、沟道区025、源极区0251、沟道接触区0252、栅极结构03、场板层031、栅导电层032、隔离侧墙033、低阻层04、层间介质层05、第一接触孔051、第二接触孔052、第三接触孔053、第一插塞054、第二插塞055及第三插塞056，该LDMOS晶体管采用多晶硅下置场板结构、源体源（Source Body Source，简称SBS）结构、自对准沟道注入。

一般来说，为了提高器件的击穿电压BV（Breakdown Voltage），除了增加场板的长度及厚度之外，还需要将漏端接触孔和多晶栅之间的距离拉大，形成一段高阻值降压区域，但这样的缺点是增加了器件的面积。

因此，亟需一种不改变器件的击穿电压同时降低器件的面积的LDMOS晶体管制作方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS晶体管及其制作方法，用于解决现有技术中提高器件的击穿电压的同时导致器件面积增加的问题。

为实现上述目的及其他相关目的，本发明提供了一种LDMOS晶体管的制作方法，包括以下步骤：

提供一衬底，于所述衬底的上表层形成一第一导电类型埋层，并于所述埋层的上表面形成一第二导电类型外延层；

于所述外延层中形成包括有源区及两个位于所述有源区中且间隔预设距离的第一导电类型漂移区，并于所述漂移区的上表面形成栅极结构，于所述漂移区的上表层形成与所述漂移区侧壁间隔预设距离的第一导电类型漏极区，且所述栅极结构的一端延伸至所述漏极区的上表面，所述漏极区之间的间隔距离大于所述栅极结构之间的间隔距离；

于所述栅极结构及所述有源区的显露表面形成覆盖所述栅极结构及所述有源区显露表面的层间介质层，并于所述层间介质层中形成贯穿所述层间介质层并显露出所述漏极区的第一接触孔，且所述第一接触孔的底面低于所述漏极区的上表面；

对所述第一接触孔进行第一导电类型离子注入，于所述第一接触孔中形成第一插塞并快速退火以使所述第一插塞非晶化，同时使所述第一插塞与所述漏极区的接触处形成非晶化高阻区。