[发明专利]存储器内部电源产生电路

权利要求书

1.一种存储器内部电源产生电路，其特征在于，所述存储器内部电源产生电路包括：电流源产生电路、第一镜像电路和第一驱动管；

所述第一镜像电路，连接在所述电流源产生电路和所述第一驱动管之间，基于所述电流源产生电路镜像产生第一镜像电流，并基于所述第一镜像电流产生第一控制电压提供给所述第一驱动管的栅端；

所述第一驱动管的漏端连接电源，源端输出驱动电压；

所述存储器内部电源产生电路还包括：第二镜像电路和第二驱动管；

所述第二镜像电路，连接在所述电流源产生电路和所述第二驱动管之间，从所述电流源产生电路镜像产生第二镜像电流，并基于所述第二镜像电流产生第二控制电压提供给所述第二驱动管的栅端；

所述第二驱动管的漏端连接电源，源端连接所述第一驱动管的栅端。

2.如权利要求1所述的存储器内部电源产生电路，其特征在于，所述驱动电压的值计算公式为：VDDI＝IB_VDDI-Vth(Z1)-ΔV(Z1)；其中，IB_VDDI＝VGA-Vth(Z2)；

VDDI为所述驱动电压，IB_VDDI为所述第一控制电压，Vth(Z1)为所述第一驱动管的阈值电压，ΔV(Z1)为所述第一驱动管因电流流过而产生的压降；VGA为所述第二控制电压，Vth(Z2)为所述第二驱动管的阈值电压。

3.如权利要求1所述的存储器内部电源产生电路，其特征在于，所述第二控制电压的电位值与所述第一控制电压的电位值一致。

4.如权利要求1所述的存储器内部电源产生电路，其特征在于，地端和所述第一驱动管的栅端之间连接稳压电容，所述稳压电容降低所述第一驱动管的源端和栅端之间的耦合作用，稳定所述驱动电压。

5.如权利要求4所述的存储器内部电源产生电路，其特征在于，通过NMOS管N3作为所述稳压电容；

所述NMOS管N3的栅端连接所述第一驱动管的栅端，所述NMOS管N3的源端、所述NMOS管N3的漏端和所述NMOS管N3的衬底端相连并接地端。

6.如权利要求1所述的存储器内部电源产生电路，其特征在于，所述电流源产生电路包括PMOS管P0、PMOS管P1、NMOS管N0、NMOS管N1和电阻R0；

所述PMOS管P0的栅极与所述PMOS管P1的栅极相连并连接所述PMOS管P1的漏极，所述PMOS管P0的源极和所述PMOS管P1的源极均连到电源；

所述NMOS管N0的栅极与所述NMOS管N1的栅极相连并连接所述NMOS管N0的漏极，所述NMOS管N0的漏极还连接所述PMOS管P0的漏极，所述NMOS管N1的漏极连接所述PMOS管P1的漏极，所述NMOS管N0的源极连接地端，所述NMOS管N1的源极连接所述电阻R0的一端，所述电阻R0的另一端连接所述地端。

7.如权利要求6所述的存储器内部电源产生电路，其特征在于，所述第一镜像电路的包括PMOS管P2、PMOS管P3和NMOS管N2；

所述PMOS管P2的栅极连接所述PMOS管P1的漏极，所述PMOS管P2的源极连接电源，漏极连接PMOS管P3的源极；

所述PMOS管P3的栅极与所述NMOS管N2的栅极相连，所述PMOS管P3的漏极与所述NMOS管N2的漏极相连，且所述PMOS管P3的栅极与所述NMOS管N2的栅极的相连节点，连接所述PMOS管P3的漏极与所述NMOS管N2的漏极的相连节点；

所述NMOS管N2的源极连接地端。

8.如权利要求7所述的存储器内部电源产生电路，其特征在于，所述第一镜像电路中PMOS管P2漏极与PMOS管P3源极的相连节点，连接所述第一驱动管的栅端，用于产生所述第一控制电压提供给所述第一驱动管的栅端。