[发明专利]存储器内部电源产生电路

说明书

本申请涉及集成电路技术领域，具体涉及一种存储器内部电源产生电路。存储器内部电源产生电路包括：电流源产生电路、第一镜像电路和第一驱动管；第一镜像电路，连接在电流源产生电路和第一驱动管之间，基于电流源产生电路镜像产生第一镜像电流，并基于第一镜像电流产生第一控制电压提供给第一驱动管的栅端；第一驱动管的漏端连接电源，源端输出驱动电压；存储器内部电源产生电路还包括：第二镜像电路和第二驱动管；第二镜像电路，连接在电流源产生电路和第二驱动管之间，从电流源产生电路镜像产生第二镜像电流，并基于第二镜像电流产生第二控制电压提供给第二驱动管的栅端；第二驱动管的漏端连接电源，源端连接第一驱动管的栅端。

技术领域

本申请涉及集成电路技术领域，具体涉及一种存储器内部电源产生电路。

背景技术

对于95nm的SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)型电可擦编程只读存储器(EEPROM)，外部电源VDDA的电压范围为1.7V～5.5V，需要产生一个内部电源VDDI，提供给EEPROM内部电路使用。

图1示出了相关技术提供的存储器内部电源产生电路示意图，相关技术中的电源产生电路包括由PMOS管P01、PMOS管P11、NMOS管N01、NMOS管N11和电阻R01组成的电流源产生电路。该电流源产生电路电流镜像到PMOS管P21，然后经PMOS管P31和NMOS管N21流到地端GND，通过该过程决定了驱动管Z11的栅端电压IB。

该驱动管Z11的漏端接电源端VDD，该驱动管Z11的源端电压V。在进入工作状态时，驱动管Z11的源端会产生毫安级别的尖峰下拉电流，从而使得驱动管Z11的源端电压V有个快速下掉的过程，且另外驱动管Z11通常为大尺寸驱动管，其源端与栅端之间会存在较大的耦合电容，从而会耦合降低驱动管Z11的栅端电压IB1，进而进一步使得驱动管Z11的源端电压V降低，不利于存储器内部电源产生电路的驱动能力。

发明内容

本申请提供了一种存储器内部电源产生电路，可以解决相关技术中驱动电压下掉的问题。

为了解决背景技术中所述的技术问题，本申请提供一种存储器内部电源产生电路，所述存储器内部电源产生电路包括：电流源产生电路、第一镜像电路和第一驱动管；

所述第一镜像电路，连接在所述电流源产生电路和所述第一驱动管之间，基于所述电流源产生电路镜像产生第一镜像电流，并基于所述第一镜像电流产生第一控制电压提供给所述第一驱动管的栅端；

所述第一驱动管的漏端连接电源，源端输出驱动电压；

所述存储器内部电源产生电路还包括：第二镜像电路和第二驱动管；

所述第二镜像电路，连接在所述电流源产生电路和所述第二驱动管之间，从所述电流源产生电路镜像产生第二镜像电流，并基于所述第二镜像电流产生第二控制电压提供给所述第二驱动管的栅端；

所述第二驱动管的漏端连接电源，源端连接所述第一驱动管的栅端。

可选地，所述驱动电压的值计算公式为：VDDI＝IB_VDDI-Vth(Z1)-ΔV(Z1)；其中，IB_VDDI＝VGA-Vth(Z2)；

VDDI为所述驱动电压，IB_VDDI为所述第一控制电压，Vth(Z1)为所述第一驱动管的阈值电压，ΔV(Z1)为所述第一驱动管因电流流过而产生的压降；VGA为所述第二控制电压，Vth(Z2)为所述第二驱动管的阈值电压。

可选地，所述第二控制电压的电位值与所述第一控制电压的电位值一致。

可选地，地端和所述第一驱动管的栅端之间连接稳压电容，所述稳压电容降低所述第一驱动管的源端和栅端之间的耦合作用，稳定所述驱动电压。

可选地，通过NMOS管N3作为所述稳压电容；