[发明专利]一种封装中芯片焊盘位置及网络的检查方法

说明书

本发明公开了一种封装中芯片焊盘位置及网络的检查方法，步骤如下：A）建立文本格式（.txt格式）的实际信息文件及初始信息文件；（B）打开辅助软件；（C）辅助软件加载实际信息文件及初始信息文件，运行，进行比对；（D）得到所有发生位置错误或者网络错误的焊盘的信息。本发明的目的是提供一种能够高效、精准地确认封装中芯片焊盘位置及网络的检查方法。

技术领域

本发明涉及芯片封装工艺，尤其涉及一种封装中芯片焊盘位置及网络的检查方法。

背景技术

封装（Package），是把若干个集成电路元器件（比如芯片、分立器件）装配为最终产品的过程，详细来说，封装就是把生产出来的集成电路芯片（Die）放在起到承载作用的基板上、并把通过电路布局的方式设置引脚从而将芯片包装成为一个整体的过程，封装工艺的好坏决定了集成电路产品的最终质量。

扇出型晶圆级封装（FOWLP）可以将不同大小的芯片与元件重组塑封在一起形成一个标准形状的封装结构，能够便捷地完成高密度封装布线，因此成为实现系统级封装的首选技术。晶圆级扇出型封装是以上述扇出型封装结构为单元重构晶圆的方式进行加工制造的，因其独特的重构晶圆结构，便于批量生产和制造。

但是晶圆级扇出型封装是集成了较大规模的芯片，因此形成的焊盘的规模也比较大，但是焊盘位置和连接网络一般由上道工序确定，由于工作量巨大，上道工序完成后可能会存在焊盘实际的位置及连接网络与设计存在差异，如果不确认焊盘实际的位置及连接网络，仅仅根据焊盘设计的位置及连接网络进行晶圆级扇出型封装，就可能会导致封装失败，既延误工期，又增大了企业的成本；但是如果仅靠人工进行确认焊盘实际的位置及连接网络工作，既耗时耗力还可能存在遗漏和错误。

发明内容

发明目的：本发明的目的是提供一种能够高效、精准地确认封装中芯片焊盘位置及网络的检查方法。

技术方案：本发明所述的一种封装中芯片焊盘位置及网络的检查方法，步骤如下：

（A）建立文本格式（.txt格式）的实际信息文件及初始信息文件，所述实际信息文件中录入芯片定位点的实际位置、所有焊盘的实际位置、实际焊盘网络名称及实际焊盘类型，所述初始信息文件中录入芯片定位点的设计位置、所有焊盘的设计位置、设计焊盘网络名称及设计焊盘类型；

（B）打开辅助软件；

（C）所述辅助软件加载实际信息文件及初始信息文件，运行，进行比对；

（D）得到所有发生位置错误或者网络错误的焊盘的信息，以便封装设计者针对这些错误焊盘的设计进行检查。

进一步地，所述辅助软件基于SKILL语言.

进一步地，所述辅助软件操作步骤如下：

（1）打开Cadence软件，加载辅助软件运行脚本；

（2）加载实际信息文件及初始信息文件；

（3）运行，得到所有发生位置错误或者网络错误的焊盘的信息。

进一步地，为了更好地进行晶圆级扇出型封装。在晶圆级扇出型封装设计过程中，可能会将芯片进行旋转或者位移，因此在芯片上会设置定位点，辅助软件首先比对定位点的实际位置与初始信息文件中录入的设计位置，从而得到实际位置与设计位置之间的相对旋转角度和相对位移量（如果没有变动则相对旋转角度和相对位移量均为0），再将相对旋转角度和相对位移量赋予焊盘设计位置，进行修正，得到修正结果，最后将焊盘实际位置与修正结果进行对比。

进一步地，所述实际位置和设计位置分别包括x坐标、y坐标。

有益效果：与现有技术相比，本发明具有如下显著优点：SKILL语言是Cadence软件内置的一款基于C语言、LISP语言的程序语言，Cadence软件为SKILL工具提供了丰富的交互式函数，以SKILL语言编写的辅助软件，可以大大提高计算效率，从而确认封装中芯片焊盘位置及网络是否准确，防止封装设计出现错误。

附图说明