[发明专利]半导体器件及其制造方法在审
| 申请号： | 202210751816.2 | 申请日： | 2022-06-28 |
| 公开（公告）号： | CN115621229A | 公开（公告）日： | 2023-01-17 |
| 发明（设计）人： | 黄贤洙;权俊润;朴点龙;宋乺智;吴东俊;李忠善 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L23/48 | 分类号： | H01L23/48;H01L23/485;H01L21/768;H01L25/18;H10B80/00;H01L23/488;H01L21/60 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 李娜;王占杰 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件，所述半导体器件包括：
衬底；
绝缘层，所述绝缘层位于所述衬底的一个面上，其中，所述绝缘层具有在所述绝缘层中至少部分地限定沟槽的一个或更多个内表面；
通路，所述通路从所述衬底内的一个高度延伸并且延伸穿过所述衬底的所述一个面和所述沟槽的底面，使得所述通路的侧壁的一部分和所述通路的顶面通过所述衬底暴露；以及
焊盘，所述焊盘接触所述通路的所述侧壁的被暴露的所述一部分和所述通路的被暴露的所述顶面，其中，所述焊盘填充所述沟槽，
其中，所述绝缘层包括位于所述衬底的所述一个面上的钝化层和位于所述钝化层上的保护层，
其中，在所述钝化层和所述保护层之间不存在蚀刻停止层，使得所述钝化层和所述保护层彼此直接接触，
其中，所述沟槽的所述底面的垂直高度高于所述衬底的所述一个面的垂直高度并且低于所述钝化层的顶面的垂直高度。
2.根据权利要求1所述的半导体器件，其中，所述沟槽的所述底面和所述沟槽的侧面之间的角度为钝角。
3.根据权利要求1所述的半导体器件，其中，
所述沟槽的所述底面和所述沟槽的侧面之间的角度是第一角度，
所述通路的所述侧壁的被暴露的所述一部分和所述沟槽的所述底面之间的角度是第二角度，并且
所述第一角度大于所述第二角度。
4.根据权利要求1所述的半导体器件，其中，所述钝化层的所述顶面和所述通路的所述顶面彼此共面。
5.根据权利要求4所述的半导体器件，其中，所述钝化层包括：
第一膜，所述第一膜沿着所述衬底的所述一个面和所述通路的所述侧壁形成；以及
第二膜，所述第二膜位于所述第一膜上，所述第二膜包括与所述第一膜的材料不同的材料，
其中，所述沟槽的所述底面的垂直高度高于所述第二膜的底部的垂直高度，并且低于所述第二膜的顶面的垂直高度。
6.根据权利要求1所述的半导体器件，其中，所述焊盘包括：
阻挡层，所述阻挡层沿着所述沟槽的侧面和所述沟槽的所述底面并且沿着所述通路的所述侧壁的被暴露的所述一部分和被暴露的所述顶面共形地形成；以及
镀层，所述镀层形成在所述阻挡层上，其中，所述镀层填充所述沟槽。
7.根据权利要求6所述的半导体器件，其中，所述阻挡层的顶面的至少一部分位于比所述通路的所述顶面低的垂直高度处。
8.根据权利要求1所述的半导体器件，其中，所述通路具有第一宽度，所述焊盘在所述焊盘的最底面处具有第二宽度，并且所述焊盘在所述焊盘的最顶面处具有第三宽度，其中，所述第二宽度大于所述第一宽度，并且所述第三宽度大于所述第二宽度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210751816.2/1.html，转载请声明来源钻瓜专利网。
