[发明专利]半导体器件及其制造方法

说明书

提供了半导体器件及其制造方法。所述半导体器件包括：绝缘层，所述绝缘层位于衬底上；通路，所述通路从衬底内延伸并且延伸穿过所述衬底的一个面和在所述绝缘层中限定的沟槽的底面，使得所述通路的侧壁的一部分和顶面通过所述衬底暴露；以及焊盘，所述焊盘接触所述通路的所述侧壁的被暴露的所述一部分和所述顶面。所述焊盘填充所述沟槽。所述绝缘层包括位于所述衬底上的钝化层和位于所述钝化层上的保护层。在所述钝化层和所述保护层之间不存在蚀刻停止层。所述沟槽的底面的垂直高度高于所述衬底的一个面的垂直高度并且低于所述钝化层的顶面的垂直高度。

相关申请的交叉引用

本申请要求于2021年7月13日在韩国知识产权局提交的韩国专利申请No.10-2021-0091761的优先权，其内容通过引用整体合并于此。

技术领域

本发明构思涉及半导体器件及其制造方法。

背景技术

其中多个半导体芯片安装在单个半导体封装件中的3D(3维)封装件的开发在积极进行。延伸通过衬底或裸片并且用作垂直电连接件的TSV(贯通硅通路)通常用于3D封装件中。

发明内容

本发明构思的技术目的是提供了例如基于TSV和焊盘之间的连接结构被配置为耐受应力而改善了该连接结构的可靠性的半导体器件。

本发明构思的另一技术目的是提供用于制造其中TSV与焊盘之间的连接结构的可靠性得以改善的半导体器件的方法。

根据本发明构思的目的不局限于以上提及的目的。未提及的根据本发明构思的其他目的和优点可以基于以下描述来理解，并且可以基于根据本发明构思的实施例更清楚地理解。此外，将容易理解，可以使用在权利要求中示出的手段及其组合来实现根据本发明构思的目的和优点。

根据本发明构思的一些示例实施例，一种半导体器件可以包括：衬底；绝缘层，位于所述衬底的一个面上，其中，所述绝缘层具有在所述绝缘层中至少部分地限定沟槽的一个或更多个内表面；通路，所述通路从所述衬底内的一个高度延伸并且延伸穿过所述衬底的所述一个面和所述沟槽的底面，使得所述通路的侧壁的一部分和所述通路的顶面通过所述衬底暴露；以及焊盘，所述焊盘接触所述通路的所述侧壁的被暴露的所述一部分和所述通路的被暴露的所述顶面，其中，所述焊盘填充所述沟槽。绝缘层可以包括位于所述衬底的所述一个面上的钝化层以及位于所述钝化层上的保护层。在所述钝化层和所述保护层之间可以不存在蚀刻停止层，使得所述钝化层和所述保护层彼此直接接触。沟槽的所述底面的垂直高度可以高于所述衬底的所述一个面的垂直高度并且可以低于所述钝化层的顶面的垂直高度。

根据本发明构思的一些示例实施例，一种半导体器件可以包括彼此接合的第一器件和第二器件。所述第一器件可以包括：第一衬底；第一绝缘层，所述第一绝缘层位于所述第一衬底的第一面上，其中，所述第一绝缘层具有在所述第一绝缘层中至少部分地限定第一沟槽的一个或更多个内表面；第一通路，所述第一通路从所述第一衬底内的一个高度延伸并且延伸穿过所述第一衬底的所述第一面和所述第一沟槽的第一底面，使得所述第一通路的侧壁的一部分和所述第一通路的顶面通过所述第一衬底暴露；以及第一焊盘，所述第一焊盘接触所述第一通路的所述侧壁的被暴露的所述一部分和所述第一通路的被暴露的所述顶面，并且填充所述第一沟槽。所述第二器件可以包括：第二衬底；第二绝缘层，所述第二绝缘层位于所述第二衬底的第二面上，其中，所述第二绝缘层具有在所述第二绝缘层中至少部分地限定第二沟槽的一个或更多个内表面；第二通路，所述第二通路从所述第二衬底内的一个高度延伸并且延伸穿过所述第二衬底的所述第二面和所述第二沟槽的第二底面，使得所述第二通路的侧壁的一部分和所述第二通路的顶面通过所述第二衬底暴露；以及第二焊盘，所述第二焊盘接触所述第二通路的所述侧壁的被暴露的所述一部分和所述第二通路的被暴露的所述顶面，并且填充所述第二沟槽。所述第一绝缘层和所述第二绝缘层可以彼此接合，并且所述第一焊盘和所述第二焊盘可以彼此接合。