[发明专利]一种基于双异质结的CMOS晶体管及其制备方法

权利要求书

1.一种基于双异质结的CMOS晶体管，其特征在于，包括自下而上依次设置的衬底(1)、第一AlN层(2)、第二AlN层(3)、GaN缓冲层(4)以及SiN隔离层(5)，其中，

所述SiN隔离层(5)上开设有P-HEMT有源区凹槽(6)和N-HEMT有源区凹槽(10)，所述P-HEMT有源区凹槽(6)和所述N-HEMT有源区凹槽(9)从所述SiN隔离层(5)的上表面延伸至GaN缓冲层(4)的上表面；

所述P-HEMT有源区凹槽(6)内自下而上依次设置有GaPN背势垒层(7)、第一AlPN势垒层(8)、第一GaPN沟道层(9)和第一GaN帽层(14)；所述N-HEMT有源区凹槽(10)内自下而上依次设置有AlPN背势垒层(11)、第二GaPN沟道层(12)、第二AlPN势垒层(13)和第二GaN帽层(15)；

所述第一GaN帽层(14)上表面设置有相互间隔的第一源极(16)、第一漏极(17)和第一栅极(18)；在所述第二GaN帽层(15)上表面设置有相互间隔的第二源极(19)、第二漏极(20)和第二栅极(21)；

所述第一AlN层(2)的生长温度低于所述第二AlN层(3)的生长温度。

2.根据权利要求1所述的基于双异质结的CMOS晶体管，其特征在于，所述P-HEMT有源区凹槽(6)和所述N-HEMT有源区凹槽(10)对称开设在所述SiN隔离层(5)内部，且均从所述SiN隔离层(5)的一个侧面延伸至相对的另一侧面。

3.根据权利要求1所述的基于双异质结的CMOS晶体管，其特征在于，所述第一源极(16)、所述第一漏极(17)和所述第一栅极(18)通过SiN材料进行相互隔离，且所述第一栅极(18)位于所述第一源极(16)与第一漏极(17)之间；所述第二源极(19)、所述第二漏极(20)和所述第二栅极(21)通过SiN材料进行相互隔离，且所述第二栅极(21)位于第二源极(19)与所述第二漏极(20)之间。

4.根据权利要求1所述的基于双异质结的CMOS晶体管，其特征在于，所述衬底(1)与所述第一AlN层(2)之间还包括预铺铝层。

5.根据权利要求1所述的基于双异质结的CMOS晶体管，其特征在于，所述GaPN背势垒层(7)、所述第一AlPN势垒层(8)和所述第一GaPN沟道层(9)的表面积相等，均等于所述P-HEMT有源区凹槽(6)的内表面积；所述AlPN背势垒层(11)、所述第二GaPN沟道层(12)和所述第二AlPN势垒层(13)的表面积相等，均等于所述N-HEMT有源区凹槽(10)的内表面积。

6.根据权利要求1所述的基于双异质结的CMOS晶体管，其特征在于，所述GaPN背势垒层(7)的厚度为10-30nm，所述第一AlPN势垒层(7)的厚度为20-40nm，所述第一GaPN沟道层(8)的厚度为10-30nm；所述AlPN背势垒层(11)的厚度为20-40nm，所述第二GaPN沟道层(10)的厚度为10-30nm，所述第二AlPN势垒层(11)的厚度为20-40nm。

7.根据权利要求1所述的基于双异质结的CMOS晶体管，其特征在于，所述GaPN背势垒层(7)、所述第一AlPN势垒层(8)和所述第一GaPN沟道层(9)组成双异质结结构GaPN/AlPN/GaPN；所述AlPN背势垒层(11)、所述第二GaPN沟道层(10)和所述第二AlPN势垒层(11)组成双异质结结构AlPN/GaPN/AlPN。