[发明专利]封装体及其封装方法

说明书

本申请公开了一种封装体及其封装方法，所述封装体包括：多个引脚，多个引脚沿着第一方向排列成第一列以及第二列，第一列与第二列之间设有间隔，每个引脚均包括内引脚和外引脚，其中第一列包括第一引脚，第二列包括第二引脚，第一引脚的内引脚弯折向间隔处而形成第一延伸部，第二引脚的内引脚弯折向间隔处而形成第二延伸部，第一延伸部与第二延伸部的方向相反；芯片，至少固定在第一引脚的内引脚以及第二引脚的内引脚上，且芯片与多个引脚均电连接；塑封体，包裹多个引脚的内引脚以及芯片。通过上述方式，本申请可以提高封装体结构的稳定性并且提高封装密度。

技术领域

本申请涉及半导体封装领域，尤其涉及一种封装体及其封装方法。

背景技术

SOT(Small Outline Transistor，小外形晶体管)是一种常见的表面贴装小型电子元器件封装外形。根据产品需要，SOT封装有多种引脚数目，其中六个引脚的SOT封装应用较为广泛。

在半导体技术领域，传统SOT封装体中都使用载片台承载芯片。一方面，这种设计使得所封装的芯片尺寸受载片台尺寸限制，封装密度较低。另一方面，传统SOT封装体中的载片台只有一根连筋固定，结构不稳定。

因此如何提高SOT封装体的结构稳定性和封装密度是目前亟需解决的技术问题。

发明内容

本申请目的是提供一种封装体及其封装方法，能够提高封装体结构的稳定性。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种封装体，包括：多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；芯片，至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，且所述芯片与多个所述引脚均电连接；塑封体，包裹多个所述引脚的所述内引脚以及所述芯片。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种封装方法，包括：提供多个引脚，多个所述引脚沿着第一方向排列成第一列以及第二列，所述第一列与所述第二列之间设有间隔，每个所述引脚均包括内引脚和外引脚，其中所述第一列包括第一引脚，所述第二列包括第二引脚，所述第一引脚的内引脚弯折向所述间隔处而形成第一延伸部，所述第二引脚的内引脚弯折向所述间隔处而形成第二延伸部，所述第一延伸部与所述第二延伸部的方向相反；将芯片至少固定在所述第一引脚的内引脚以及所述第二引脚的内引脚上，并使所述芯片与多个所述引脚均电连接；形成包裹多个所述引脚的所述内引脚以及所述芯片的塑封体。

本申请的有益效果是：在本申请的封装体中，设置多个引脚排列成第一列、第二列，且设置第一引脚和第二引脚的内引脚分别弯折向第一列与第二列之间的间隔处而形成第一延伸部、第二延伸部，使得相比较于其他引脚，第一引脚的内引脚、第二引脚的内引脚的面积较大，从而用第一引脚的内引脚和第二引脚的内引脚来承载芯片，可以增强封装体的结构稳定性。并且可以摆脱现有技术中芯片尺寸受载片台尺寸的限制，从而可以提高封装密度。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请封装体一实施方式中未装载芯片的透视图；

图2为本申请封装体一实施方式中装载芯片的透视图；

图3为图2中的封装体沿A-A方向的剖面结构示意图；

图4为图2中的封装体沿B-B方向的剖面结构示意图；