[发明专利]半导体器件及其制造方法

说明书

一种用于制造半导体器件的方法，包括：形成刻蚀停止件焊盘，所述刻蚀停止件焊盘包括在衬底之上的牺牲插塞和在牺牲插塞之上的牺牲焊盘；在刻蚀停止件焊盘之上形成刻蚀目标层；通过刻蚀该刻蚀目标层并在牺牲焊盘处停止刻蚀来形成多个开口；通过开口去除牺牲焊盘和牺牲插塞来形成气隙；以及形成填充开口和气隙的间隙填充层。

相关申请的交叉引用

本申请要求于2021年10月7日提交的韩国申请第10-2021-0133191号的优先权，其整体通过引用并入本文中。

技术领域

本发明的实施例涉及一种半导体器件，更具体地，涉及一种包括三维存储单元的半导体器件和用于制造该半导体器件的方法。

背景技术

由于二维(2D)半导体存储器件的集成度主要取决于存储单元所占的面积，因此受精细图案形成技术水平的影响很大。因此，尽管2D半导体存储器件的集成度不断提高，但由于形成精细图案的设备的技术和成本仍会受到限制。另一种克服2D半导体器件限制的解决方案涉及开发出将存储单元布置成三维(3D)结构的3D半导体存储器件。

发明内容

本发明的实施例涉及一种包括高度集成的存储单元的3D半导体器件，以及制造该半导体器件的方法。

根据本发明的一个实施例，一种用于制造3D半导体器件的方法包括：形成刻蚀停止件焊盘，所述刻蚀停止件焊盘包括在衬底之上的牺牲插塞和在所述牺牲插塞之上的牺牲焊盘；在所述刻蚀停止件焊盘之上形成刻蚀目标层；通过刻蚀所述刻蚀目标层并在所述牺牲焊盘处停止刻蚀来形成多个开口；通过所述开口去除所述牺牲焊盘和所述牺牲插塞来形成气隙；以及形成填充所述开口和所述气隙的间隙填充层。

根据本发明的另一个实施例，一种半导体器件包括：金属焊盘，其在衬底之上；第一横向绝缘焊盘，其在所述金属焊盘之上；第二横向绝缘焊盘，其位于比所述第一横向绝缘焊盘高的水平处；以及存储单元阵列，其位于比所述第二横向绝缘焊盘高的水平处。

附图说明

图1是图示根据本发明实施例的半导体器件的刻蚀停止件焊盘的平面图。

图2至图9是图示根据本发明实施例的用于制造半导体器件的方法的截面图。

图10A至图10F是图示用于形成图2所示的下部结构的方法的截面图。

图11A是图示根据本发明另一实施例的刻蚀停止件焊盘的平面图。

图11B是图11A所示的刻蚀停止件焊盘的局部放大图。

图12是图示根据本发明另一实施例的刻蚀停止件焊盘的平面图。

图13是图示根据本发明实施例的半导体存储器件的存储单元的立体图。

图14是图示图13中所示的存储单元的截面图。

图15是图示根据本发明实施例的半导体存储器件的立体图。

图16是图示图3所示的垂直存储单元阵列MCA-C的截面图。

图17至图23是图示根据本发明实施例的用于制造半导体存储器件的方法的截面图。

具体实施方式

下面将参照附图更详细地描述本发明的实施例。然而，本发明可以以不同的形式实施并且不应被解释为限于本文所阐述的实施例。确切地说，提供这些实施例是为了使本公开全面和完整，并将本发明的范围充分地传达给本领域技术人员。在整个公开中，相同的附图标记在本发明的各个附图和实施例中指代相同的部件。

附图不一定按比例绘制，并且在某些情况下，为了清楚地说明实施例的特征，可能已经夸大了比例。当第一层称为在第二层“上”或在衬底“上”时，其不仅指第一层直接形成在第二层或衬底上的情况，还指第三层存在于第一层和第二层或衬底之间的情况。