[发明专利]半导体存储器装置和半导体存储器装置的制造方法

权利要求书

1.一种半导体存储器装置，所述半导体存储器装置包括：

第一沟道结构，所述第一沟道结构在第一方向上延伸；

第二沟道结构，所述第二沟道结构在所述第一方向上延伸；

第三沟道结构，所述第三沟道结构在所述第一方向上延伸，其中，所述第三沟道结构设置在所述第一沟道结构和所述第二沟道结构之间；以及

多个导电层，所述多个导电层围绕所述第一沟道结构、所述第二沟道结构和所述第三沟道结构，

其中，所述多个导电层在所述第一方向上层叠，并且在所述第一方向上彼此间隔开，并且

其中，所述第三沟道结构与所述第一沟道结构间隔开，并且所述多个导电层未插置在所述第三沟道结构和所述第一沟道结构之间，并且

其中，所述第三沟道结构与所述第二沟道结构间隔开，并且所述多个导电层未插置在所述第三沟道结构和所述第二沟道结构之间。

2.根据权利要求1所述的半导体存储器装置，其中，所述第三沟道结构比所述第一沟道结构和所述第二沟道结构在横向上更加突出。

3.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：

第一存储器层，所述第一存储器层位于所述多个导电层中的每一个和所述第一沟道结构之间；

第二存储器层，所述第二存储器层位于所述多个导电层中的每一个和所述第二沟道结构之间；以及

第三存储器层，所述第三存储器层设置在所述多个导电层中的每一个和所述第三沟道结构之间，所述第三存储器层围绕所述第三沟道结构的外侧壁。

4.根据权利要求3所述的半导体存储器装置，其中，所述第一存储器层和所述第二存储器层中的每一个与所述第三存储器层形成公共平面。

5.根据权利要求3所述的半导体存储器装置，所述半导体存储器装置还包括：

第一插置绝缘层，所述第一插置绝缘层位于所述第三存储器层和所述第一沟道结构之间；以及

第二插置绝缘层，所述第二插置绝缘层位于所述第三存储器层和所述第二沟道结构之间。

6.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括连接到所述第一沟道结构的掺杂半导体结构，其中，所述掺杂半导体结构连接到所述第二沟道结构，并且其中，所述掺杂半导体结构连接到所述第三沟道结构，

其中，所述掺杂半导体结构包括：

下部掺杂半导体层，所述下部掺杂半导体层与所述多个导电层交叠；以及

沟道接触结构，所述沟道接触结构设置在所述多个导电层和所述下部掺杂半导体层之间，其中，所述沟道接触结构与所述第一沟道结构的侧壁接触，其中，所述沟道接触结构与所述第二沟道结构的侧壁接触，并且其中，所述沟道接触结构与所述第三沟道结构的侧壁接触。

7.根据权利要求6所述的半导体存储器装置，

其中，所述第三沟道结构比所述第一沟道结构更加突出到所述下部掺杂半导体层的内部，并且

其中，所述第三沟道结构比所述第二沟道结构更加突出到所述下部掺杂半导体层的内部。

8.根据权利要求6所述的半导体存储器装置，所述半导体存储器装置还包括插置在所述第三沟道结构和所述下部掺杂半导体层之间的第一下部插置绝缘层。

9.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括连接到所述第一沟道结构的掺杂半导体结构，其中，所述掺杂半导体结构连接到所述第二沟道结构，并且其中，所述掺杂半导体结构连接到所述第三沟道结构，

其中，所述掺杂半导体结构与所述第一沟道结构的端部接触，

其中，所述掺杂半导体结构与所述第二沟道结构的端部接触，并且

其中，所述掺杂半导体结构与所述第三沟道结构的端部接触。