[发明专利]半导体存储器装置和半导体存储器装置的制造方法

说明书

提供一种半导体存储器装置和半导体存储器装置的制造方法。该半导体存储器装置包括：第一沟道结构和第二沟道结构，二者在第一方向上延伸；第三沟道结构，其设置在第一沟道结构和第二沟道结构之间并且在第一方向上延伸；以及多个导电层，其围绕第一沟道结构、第二沟道结构和第三沟道结构，该多个导电层被层叠以在第一方向上彼此间隔开。第三沟道结构与第一沟道结构和第二沟道结构间隔开，并且没有插置多个导电层。

技术领域

本公开的各种实施方式总体涉及一种半导体存储器装置和一种半导体存储器装置的制造方法，更具体地，涉及一种三维半导体存储器装置和一种三维半导体存储器装置的制造方法。

背景技术

半导体存储器装置可以包括能够存储数据的多个存储器单元。三维半导体存储器装置的多个存储器单元可以三维地布置。在三维半导体存储器装置中，多个存储器单元可以通过贯穿栅极层叠结构的沟道结构串联连接。

发明内容

根据本公开的一个实施方式，提供了一种半导体存储器装置，该半导体存储器装置包括：第一沟道结构，该第一沟道结构在第一方向上延伸；第二沟道结构，该第二沟道结构在第一方向上延伸；第三沟道结构，该第三沟道结构在第一方向上延伸，其中，第三沟道结构设置在第一沟道结构和第二沟道结构之间；以及多个导电层，该多个导电层围绕第一沟道结构、第二沟道结构和第三沟道结构，其中，多个导电层在第一方向上层叠，并且在第一方向上彼此间隔开，并且其中，第三沟道结构与第一沟道结构间隔开，并且多个导电层未插置在第三沟道结构和第一沟道结构之间，并且其中，第三沟道结构与第二沟道结构间隔开，并且多个导电层未插置在第三沟道结构和第二沟道结构之间。

根据本公开的另一实施方式，提供了一种半导体存储器装置，该半导体存储器装置包括：多条位线；掺杂半导体结构，该掺杂半导体结构与多条位线交叠；栅极层叠结构，该栅极层叠结构包括被设置为在掺杂半导体结构面对多条位线的第一方向上彼此间隔开的多个导电层，栅极层叠结构包括第一沟道孔和第二沟道孔，其中，第一沟道孔和第二沟道孔贯穿多个导电层，并且其中，第一沟道孔和第二沟道孔彼此相交；第一沟道结构，该第一沟道结构设置在第一沟道孔的内部；第二沟道结构，该第二沟道结构设置在第一沟道孔的内部，其中，第二沟道孔将第一沟道结构与第二沟道结构隔开；第一存储器层，该第一存储器层沿着第一沟道孔的侧壁延伸；第二存储器层，该第二存储器层沿着第一沟道孔的侧壁延伸，其中，第二沟道孔将第一存储器层与第二存储器层隔开；第三沟道结构，该第三沟道结构设置在第一沟道孔和第二沟道孔彼此交叠的交叠区域中；以及第三存储器层，该第三存储器层沿着第三沟道结构的侧壁延伸。

根据本公开的又一实施方式，提供了一种制造半导体存储器装置的方法，该方法包括：形成贯穿层叠结构的第一沟道孔；沿着第一沟道孔的表面形成初步存储器层；在初步存储器层上形成初步沟道层；形成与第一沟道孔相交的第二沟道孔，第二沟道孔贯穿初步存储器层和初步沟道层；在第二沟道孔内部形成存储器层；以及形成设置在第二沟道孔的内部的沟道层，沟道层沿着存储器层的表面延伸。

附图说明

现在将在下文中参照附图更全面地描述实施方式的示例。然而，实施方式可以以不同的形式实施，并且不应被解释为限于本文阐述的实施方式。相反，提供这些实施方式是为了使本领域技术人员能够实现本公开。

在附图中，为了图示清楚，可能放大尺寸。应当理解，当一个元件被称为位于两个元件“之间”时，该一个元件可以是该两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。应当理解，当一个元件、结构或层等被称为位于另一个元件、结构或层等“上”、或者“连接到”或“联接到”另一个元件、结构或层等时，该一个元件、结构或层等可以直接位于该另一个元件、结构或层等上，或者直接连接到或联接到该另一个元件、结构或层等，或者可以存在中间元件、结构或层等。相反，当一个元件、结构或层被称为“直接”位于另一个元件、结构或层等“上”，“直接连接到”或“直接联接到”另一个元件、结构或层等时，不存在中间元件、结构或层等。相同的附图标记始终表示相同的元件。

图1是示意性示出根据本公开的一个实施方式的半导体存储器装置的框图。