[发明专利]三维存储器及其制备方法

权利要求书

1.一种制备三维存储器的方法，其特征在于，所述方法包括：

制备包括第二衬底、叠层结构、沟道结构和栅极间隙结构的中间体；以及

从所述第二衬底远离叠层结构的一侧处理所述第二衬底，在所述第二衬底与所述栅极间隙结构的栅极间隙对应的位置形成开口，通过在所述开口中填充半导体材料或者在所述开口的内壁形成半导体层、并在所述开口的内部填充绝缘材料，形成源极触点，

其中，所述源极触点与所述栅极间隙结构在所述叠层结构的堆叠方向上的投影至少部分交叠。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

在形成所述中间体之后，提供第一衬底，将所述第一衬底的第一面与所述中间体结合；以及

在所述第一衬底的、与所述第一面相对的第二面上形成外围电路。

3.根据权利要求2所述的方法，其特征在于，提供第一衬底，将所述第一衬底的第一面与所述中间体结合包括：

提供包括基体和单晶硅层的绝缘体上硅；以及

将所述绝缘体上硅的靠近所述基体的表面与所述中间体结合。

4.根据权利要求3所述的方法，其特征在于，在所述第一衬底的、与所述第一面相对的第二面上形成外围电路之前，所述方法还包括：

在所述第一衬底的第一面与所述中间体结合后，去除所述绝缘体上硅的所述基体以得到独立的所述单晶硅层，并在所述单晶硅层的表面上形成所述外围电路。

5.根据权利要求2所述的方法，其特征在于，制备包括第二衬底、叠层结构、沟道结构和栅极间隙结构的中间体包括：

在第二衬底上形成包括多个栅极层的叠层结构；

形成贯穿所述叠层结构的沟道结构；

形成与所述沟道结构具有间距的栅极间隙结构；以及

修整所述叠层结构的边缘以形成通过所述栅极层与所述沟道结构相连的阶梯结构。

6.根据权利要求5所述的方法，其特征在于，所述第二衬底包括远离所述叠层结构的基底，以及在所述基底上依次形成的第一掺杂层、牺牲叠层和第二掺杂层，其中所述牺牲叠层包括依次设置的介质层、牺牲层和介质层。

7.根据权利要求6所述的方法，所述沟道结构延伸至所述第一掺杂层，并包括沟道孔和依次形成在所述沟道孔的内壁上的功能层和沟道层，其特征在于，在所述第一衬底的、与所述第一面相对的第二面上形成外围电路之后，所述方法还包括：

从所述第二衬底的远离所述叠层结构的一侧处理所述第二衬底，以去除所述基底，并在所述第一掺杂层的与所述栅极间隙对应的位置形成开口；

经由所述开口去除所述牺牲叠层以形成衬底空腔；以及

去除暴露在所述衬底空腔中的所述功能层至暴露出所述沟道层。

8.根据权利要求7所述的方法，其特征在于，去除暴露在所述衬底空腔中的所述功能层至暴露出所述沟道层之后，所述方法还包括：

在所述掺杂层的远离所述叠层结构的表面、所述开口的内壁以及所述衬底空腔的内壁上形成半导体层以连接暴露出的所述沟道层，并在所述衬底空腔和所述开口中填充绝缘材料。

9.根据权利要求7所述的方法，其特征在于，去除暴露在所述衬底空腔中的所述功能层至暴露出所述沟道层之后，所述方法还包括：

在所述衬底空腔中填充半导电材料以连接暴露出的所述沟道层；以及

在所述掺杂层的远离所述叠层结构的表面和所述开口的内壁上形成半导体层，并在所述开口中填充绝缘材料。

10.根据权利要求7所述的方法，其特征在于，去除暴露在所述衬底空腔中的所述功能层至暴露出所述沟道层之后，所述方法还包括：

在所述衬底空腔和所述开口中填充半导电材料以连接暴露出的所述沟道层；以及

在所述掺杂层的远离所述叠层结构的表面上形成半导体层。