[发明专利]半导体存储器件及其制造方法

说明书

一种半导体存储器件包括：堆叠结构，该堆叠结构包括交替重复地堆叠在半导体衬底上的字线和层间介电图案；半导体图案，分别设置在竖直相邻的字线之间；位线，从半导体衬底竖直延伸并接触半导体图案；封盖绝缘图案，设置在位线与字线之间，并覆盖层间介电图案的侧表面；以及存储元件，分别设置在竖直相邻的层间介电图案之间。半导体图案中每一个包括接触位线的第一源/漏区、直接接触存储元件中的一个存储元件的第二源/漏区、以及位于第一源/漏区与第二源/漏区之间的沟道区。第一源/漏区的最大宽度大于沟道区的宽度。

相关申请的交叉引用

本申请要求于2021年9月10日在韩国知识产权局递交的韩国专利申请No.10-2021-0120903的优先权，其全部公开内容通过引用并入本文。

技术领域

本公开涉及一种半导体存储器件及其制造方法，并且更具体地，涉及一种包括三维布置的存储单元的半导体存储器件及其制造方法。

背景技术

消费者对具有优异性能和廉价价格的电子设备的需求已经导致半导体器件的集成度增加。在二维或平面半导体器件的情况下，由于集成度主要由单位存储单元所占据的面积确定，因此集成度受精细图案形成技术水平的影响很大。然而，提高图案精细度需要极其昂贵的工艺设备，这对提高二维或平面半导体器件的集成度构成了实际限制。因此，最近已经提出了包括三维布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的实施例提供了一种具有提高的可靠性和电特性的半导体存储器件及其制造方法。

根据本发明构思的实施例，一种半导体存储器件包括：堆叠结构，该堆叠结构包括交替重复地堆叠在半导体衬底上的字线和层间介电图案；半导体图案，分别设置在字线中的竖直相邻的字线之间；位线，从半导体衬底竖直延伸并接触半导体图案；封盖绝缘图案，设置在位线与字线之间，并覆盖层间介电图案的侧表面；以及存储元件分别设置在层间介电图案中的竖直相邻的层间介电图案之间，半导体图案中每一个包括接触位线的第一源/漏区、直接接触存储元件中的一个存储元件的第二源/漏区、以及位于第一源/漏区与第二源/漏区之间的沟道区。第一源/漏区的最大宽度大于沟道区的宽度。

根据本发明构思的实施例，一种半导体存储器件包括：堆叠结构，该堆叠结构包括交替重复地堆叠在半导体衬底上的字线和层间介电图案；半导体图案，分别设置在字线中的竖直相邻的字线之间；硅化物图案覆盖半导体图案中的每一个的一部分。位线，从半导体衬底竖直延伸并接触半导体图案；封盖绝缘图案，设置在位线与字线之间，并覆盖层间介电图案的侧表面；以及存储电极分别设置在层间介电图案中的竖直相邻的层间介电图案之间。电容器介电层共形地覆盖存储电极的内表面。板电极填充由电容器介电层包围的空间。半导体图案中的每一个包括与位线接触的第一源/漏区、与存储电极中的一个存储电极直接接触的第二源/漏区、以及位于在第一源/漏区与第二源/漏区之间的沟道区。硅化物图案覆盖第一源/漏区的一部分。

根据本发明构思的实施例，一种半导体存储器件包括堆叠结构，该堆叠结构包括交替堆叠在半导体衬底上的字线和层间介电图案。字线沿平行于半导体衬底的顶表面的第一方向延伸。半导体图案设置在半导体衬底上以具有沿与字线交叉的第二方向延伸并且在第一方向和垂直于半导体衬底的顶表面的第三方向上彼此间隔开的长轴。位线沿第三方向延伸并且在第一方向上彼此间隔开。位线中的每一条接触在第三方向上彼此间隔开的半导体图案的第一侧表面。封盖绝缘图案设置在位线与字线之间并沿第三方向延伸以覆盖层间介电图案的侧表面。存储元件分别设置在层间介电图案中的竖直相邻的层间介电图案之间，并直接接触半导体图案的与第一侧表面相对的第二侧表面。第一绝缘隔离图案设置在位线之间并在第一方向上彼此间隔开。第二绝缘分离图案设置在存储元件之间并在第一方向上彼此间隔开。半导体图案中每一个包括接触位线中的一条位线的第一源/漏区、直接接触存储元件中的一个存储元件的第二源/漏区、以及位于第一源/漏区与第二源/漏区之间的沟道区。第一源/漏区的最大宽度大于沟道区的宽度。

附图说明